چکیده: مبدل آنالوگ به دیجیتال پایپ‌لاین به خاطر مشخصه‌هایی همچون قدرت تفکیک‌پذیری بین 8 تا 16 بیت، توان مصرفی پایین و فرکانس نمونه‌برداری بالا در محدوده بین چند مگاهرتز تا چند هزار مگاهرتز، به‌صورت گسترده در کاربردهای تجاری قابل‌حمل، صنعتی، نظامی و مخابراتی قابل‌استفاده است. ازآنجایی‌که تقویت‌کننده‌های عملیاتی (آپ امپ) یکی از اصلی‌ترین بلوک‌های یک مبدل آنالوگ به دیجیتال است و توان مصرفی بالایی را به این مبدل‌ها تحمیل می‌کند، روش‌های متعددی به‌منظور کاهش توان مصرفی مبدل‌ها مطرح‌شده است. در این پایان‌نامه هدف اول کاهش توان مصرفی با استفاده از حذف آپ امپ بوده است به همین منظور از روش پمپ بار جریانی در ساختار مبدل استفاده‌شده است. هدف دوم بهبود یکی دیگر از پارامترهای حیاتی یک مبدل مانند دقت، بوده است که برای رسیدن به این هدف ساختار منبع جریان متغیر ایجاد و پایه‌گذاری شده است. هدف سوم برخورداری از سرعت مناسب مبدل‌ها در کاربردهای مختلف بوده است. برای نیل به این هدف نیز ساختار دیگر (بلوک کنترلی و منبع‌های جریان) منبع جریان متغیر چند سطحی تفاضلی مطرح‌شده است. منبع جریان متغیر چند سطحی تفاضلی با افزایش دقت و سرعت بخش ضرب کننده دیجیتال به آنالوگ در هر طبقه می‌تواند پاسخ گوی مناسبی برای مبدل‌های با کاربردهای مختلف باشد. با کمک ساختار ارائه‌شده، یک مبدل آنالوگ به دیجیتال پایپ‌لاین با قدرت تفکیک‌پذیری 10 بیت در فرکانس نمونه‌برداری 2/5 مگاهرتز، و توان مصرفی پایین در ولتاژ تغذیه 1/8 ولتی طراحی و شبیه‌سازی‌شده است. شبیه‌سازی ساختار مطرح‌شده در نرم‌افزار HSPICE-2008 انجام‌شده است. نتایج شبیه‌سازی نشان می‌دهد که مبدل فوق دارای SNDR ای برابر 50 دسی‌بل و ENOB ای برابر 8 بیت است. این در حالی است که مبدل فوق 38/2 میلی وات توان مصرف می‌کند.