چکیده: تقویت کننده ترارسانایی عملیاتی (سلول های Gm)، یکی از بلوک های اصلی مورد استفاده در پیاده سازی مدارهای مجتمع آنالوگ مانند فیلتر های زمان -پیوسته، نوسان سازهای کنترل شونده با ولتاژ، ضرب کننده های آنالوگ و ... است. فیلترهای زمان -پیوسته Gm-C که با افزودن خازن به خروجی یک ترارسانا پیاده سازی می گردند، به جهت توان مصرفی کم، سادگی پیاده سازی و تنظیم آسان یکی از پرکاربردترین موارد استفاده از ترارسانا می باشند. علاوه بر این، به علت استفاده از سلول های Gm به صورت حلقه باز می توان از آن ها در پیاده سازی فیلترهای فرکانس بالا که در بسیاری از گیرنده های مخابراتی به کار برده می شوند بهره برد. اما این ویژگی منجر به افزایش اثرات غیرخطینگی در سلول Gm نیز می گردد. در این پایان نامه روشی جهت افزایش محدوده خطسانی ورودی ترارسانا معرفی شده است. هدف اصلی، کاهش دامنه مؤلفه های فرکانسی ناخواسته، که در اثر غیرخطینگی به سلول Gm تحمیل می گردند بوده است. مدار پیشنهادی متشکل از دو زوج تمام تفاضلی موازی است که مشخصه ورودی-خروجی آن ها با یکدیگر جمع می گردد. برای افزایش گستره خطی کل ترارسانا نیاز است مشخصه Iout-Vid دو ساختار تفاضلی ذکر شده نسبت به هم جابه جا شوند. با توجه به این که جریان یک ترانزیستور MOS وابسته به ولتاژ آستانه و ولتاژ آستانه خود متأثر از ولتاژ بدنه ترانزیستور است، بنابراین در این پژوهش، ابتدا با درنظرگرفتن اثر بدنه و اعمال یک پتانسیل معین به پایه بدنه ترانزیستور ها، میزان جابجایی مورد نیاز ایجاد شده است. در مدار پیشنهادی که در نرم افزار ADS و تکنولوژیTSMC 0.18µm CMOS شبیه سازی شده -است، علاوه بر روش فوق از مقاومت های دیجنریشن در سورس نیز برای بهبود بیشتر خطینگی بهره گرفته شده است. در ادامه دو سلول ذکر شده جهت افزایش بیشتر گستره خطی با یک سلول متقارن موازی می گردند. در ساختار پیشنهادی نهایی بهره ترارسانایی برابر با µA/V74 و بازه ی خطی ولتاژ ورودی Vpp8/0 است. پارامترهای HD3 و THD به دست آمده (به ازای ورودی تفاضلی Vpp8/0 در فرکانس MHz10) به ترتیب برابر با dB69- و dB62- می باشند. همچنین توان مصرفی کل این مدار در ولتاژ تغذیه 1.8 ولت، برابر با Wµ260 بوده و ولتاژ مد مشترک خروجی V0.9 است.