چکیده: امروزه با افزایش کارایی پردازندههای دیجیتال در پردازش اطلاعات، استفاده از مبدل‌های آنالوگ به دیجیتال افزایش یافته است. رسیدن به توان مصرفی بسیار کم، مساحت کم و سرعت بالا در مبدل‌های آنالوگ به دیجیتال چالش‌های طراحی مقایسه‌گرها است. با پیشرفت فن‌آوری و استفاده از مدارهای دیجیتالی، کاهش میزان منبع تغذیه یکی دیگر از نکات قابل اهمیت است. با کوچک‌سازی مدارهای الکترونیکی کاهش میزان توان مصرفی یکی دیگر از چالش‌های طراحی مقایسه‌گرها است. برای بهبود کارایی مدارهای الکترونیکی استفاده از روش‌های بهینه‌سازی مفید است. امروزه روش‌های بهینه‌سازی با استفاده از الگوریتم‌های تکاملی در مدارهای مجتمع کاربردهای فراوانی دارند. در ساختار کلی این الگوریتم‌ها مشخصه‌هایی که هدف از طراحی، بهینه‌سازی آن است به عنوان تابع هدف در نظر گرفته می‌شود و با تکرار شبیه‌سازی سعی در بهبود تابع هدف خواهند داشت. در این پژوهش یک مقایسه‌گر نانو وات با ولتاژ ورودی زیر یک ولت پیشنهاد می‌گردد. جهت رسیدن به توان مصرفی نانووات، ورودی مقایسه‌گر به بدنه‌ی ترانزیستور متصل شده است. مقایسه‌گر پیشنهادی با استفاده از نرم افزار HSPICE در فن‌آوری µm CMOS 18/0 با منبع تغذیه 6/0 ولت، توان مصرفی 34 نانو وات و زمان نشست 400 نانو ثانیه طراحی و بااستفاده از الگوریتم تکاملی بهینه شده است. به علت وجود پارامترهای بسیار در مقایسه‌گر، ارائه‌ی یک مقایسه‌گر بهینه از لحاظ عملکردی بسیار مهم است. زمان نشست مقایسه‌گر به عنوان تابع هدف در نظر گرفته شده و با استفاده از الگوریتم انبوه ذرات، مقایسه‌گر پیشنهادی از نظر توان مصرفی 12درصد و زمان نشست 25 درصد بهبود یافته است. به عبارت دیگر زمان نشست مقایسه‌گر پیشنهادی پس از بهینه‌سازی 300 نانو ثانیه و توان مصرفی آن 30 نانو وات می‌باشد.