چکیده: با توجه به سرعت بالای پیشرفت فن‌آوری در حوزه میکروالکترونیک، نیاز به افزاره‌های با سرعت بالا و مصرف توان کم، وجود دارد. طراحان علاقه‌مند به طراحی و ساخت افزاره‌های نوین در مقیاس نانو هستند. یکی از این فن‌آوری‌ها، QCA است که توسط آن پیاده‌سازی‌های مدارها دیجیتالی با سرعت عملیاتی بالا امکان‌پذیر است. محاسبات در این فن‌آوری توسط نقاط کوانتومی انجام شده و واحد تشکیل‌دهنده افزاره‌های طراحی شده توسط این روش، سلول کوانتومی است. توسط سلول‌های کوانتومی می‌توان دروازه‌های منطقی و سیم‌های کوانتومی و همینطور ساختارهای پیچیده‌تر همچون سلول‌ حافظه RAM را طراحی نمود. حافظه به لحاظ نقشی که در سرعت سیستم‌های رایانه‌ای دارند مورد توجه هستند و تاکنون پیاده‌سازی‌های مختلفی از آن‌ها در QCA صورت گرفته است. در این پژوهش هدف، تمرکز بر رفتار تاخیری و حوزه زمانی (شاخص زمان دسترسی به حافظه)، بر روی حافظه‌ها است، در این راستا از روش اصل عدم قطعیت هایزنبرگ جهت محاسبه تقریبی و کمی زمان استفاده شد و نتیجه بیانگر این بود که هر چه حافظه به لحاظ مساحت و تعداد سلول بزرگتر باشد، تاخیر نیز بیشتر خواهد بود. با استفاده از نرم‌افزار QCAPro تغییرات اتلاف انرژی در حین عملیات خواندن و نوشتن بررسی شد، نتیجه حاصل این بود که تغییر مقدار ورودی از صفر به یک تاثیر بیشتری بر میزان تاخیر دارد. تاخیر برحسب سیک کلاک برای هر کدام از ساختارهای مورد بررسی، محاسبه شد. با استفاده از معماری‌‌های سری و موازی در ابعاد ۴×۱ و ۴×۴ طراحی‌ انجام پذیرفت و تاخیر به صورت دقیق‌تر بررسی شد. نتایج نشان‌گر آن بود که در معماری موازی، خروجی سلول حافظه(%۲۶/۹۵)، حلقه سلول حافظه(%۲۲/۴۵)، دیکدر (%۲۰/۷۵) و در نهایت سیم خواندن و نوشتن (%۱۴/۹۵) به ترتیب بیشترین تاخیر را داشت. در معماری سری این ترتیب شامل حلقه سلول حافظه(%۲۷/۵)، خروجی سلول حافظه(%۲۶/۵)، سیم خواندن(%۱۱/۵)، سیم نوشتن(%۹/۵) و دیکدر(%۸/۵) بود، به طور کلی مساحت، تعداد سلول تشکیل‌دهنده، میزان اتلاف انرژی و تغییر مقدار ورودی از صفر به یک و همینطور ترتیب اجزای نامبرده در معماری سری و موازی، عوامل موثر در تاخیر (زمان دسترسی) هستند.