

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



دانشکده مهندسی برق و رباتیک
رشته الکترونیک گرایش مدارهای مجتمع

پایان نامه کارشناسی ارشد

طراحی یک مبدل بوست با بازده بالا جهت تأمین توان مصرفی افزاره‌های قابل کاشت با استفاده از
استحصال انرژی گرمایی

نگارنده: نیلوفر عرب‌یارمحمدی

استاد راهنما
دکتر عماد ابراهیمی

آذر ۱۴۰۰



باسمه تعالی

شماره:

تاریخ:

ویرایش:

فرم های ارزیابی پایان نامه کارشناسی ارشد مربوط به
ورودی های ۹۴ به بعد

مدیریت تحصیلات تکمیلی

فرم شماره (۳): صورتجلسه نهایی دفاع از پایان نامه دوره کارشناسی ارشد

با نام و یاد خداوند متعال، ارزیابی جلسه دفاع از پایان نامه کارشناسی ارشد شماره دانشجویی رشته گرایش تحت عنوان که در تاریخ با حضور هیأت محترم داوران در دانشگاه صنعتی شاهرود برگزار گردید بشرح ذیل اعلام می گردد:

☐ الف) درجه عالی: نمره ۱۹-۲۰	☐ ب) درجه خیلی خوب: نمره ۱۸/۹۹ - ۱۸
☐ ج) درجه خوب: نمره ۱۶-۱۷/۹۹	☐ د) درجه متوسط: نمره ۱۴-۱۵/۹۹
☐ ه) کمتر از ۱۴ غیر قابل قبول و نیاز به دفاع مجدد دارد	
نوع تحقیق: ☐ نظری ☐ عملی	

عضو هیأت داوران	نام و نام خانوادگی	مرتبه علمی	امضاء
استاد راهنما			
استاد مشاور			
نماینده تحصیلات تکمیلی			
استاد ممتحن اول			
استاد ممتحن دوم			

تاریخ و امضاء و مهر دانشکده

نام و نام خانوادگی رئیس دانشکده

تبصره: در صورتی که کسی مردود شود حداکثر یکبار دیگر (در مدت مجاز تحصیل) می تواند از پایان نامه خود دفاع نماید (دفاع مجدد نباید زودتر از ۴ ماه برگزار شود).

تقدیم بہ

ماحصل آموختہ ہایم را بابوسہ تقدیم دستان پر مہر پدر و مادری می کنم کہ سال ہای ناب جوانی را در انتظار حضور من

گذرانده و برای زندگی بخشیدن بہ من جغرافیای زیادی پیمودہ و سختی ہای زیادی متحمل شدہ اند. بی شک شمرہ سال ہا

تلاش و علم آموزیم فقط لایق تقدیم شدن بہ دو بزرگواری ست کہ جسارت، قدرت و ادب را با اندیشہ ای پاک و

برابر در محفل کرم بہ من آموختہ اند.

تقدیر و قدردانی

سپاس از دوستان که به انسان توانایی و توانایی بخشید. او که به من این فرصت را داد تا به این مرحله از علم رسیده و از پیچ محبتی دریغ نکرد و تمام مراحل زندگی مرا قوت قلب بود. همان که تمام استعداد و اراده و قدرتم در این مسیر را از او دارم و برایش سر تعظیم فرود می آورم و قدر دانم.

سپاس از پدر و مادری که مراد این راه برایی کردند. آنان که در زندگی و در این راه بزرگ همچون شعلی در بالین خواسته ها، تلاش ها و آرزوهایم بودند تا ثانیه ای در راه پیشرفت با متوقف نشوم و اوج بگیرم. خداوند، برایشان سلامتی، طول عمر و سعادت از درگاهت می طلبم.

سپاس فراوان از استاد راهنمای فریخته و کران قدر جناب آقای دکتر عابد ابراهیمی که انضباط الکترونیک را به من آموختند. زمانی که قدم در راه الکترونیک نهادم ابتدایی ترین مرحله آموزش را با ایشان آغاز کردم و با آموزش های عالی و صبورانه شان عاشق الکترونیک و این راه شدم. اکنون پس از سال ها، زمانی که برایم کشید و آموزش هایی که در اختیارم گذاشتند به بار نشسته و فرصتی است تا از ایشان قدردانی کنم. امید دارم روزی در آینده نه چندان دور به درجای در علم الکترونیک دست پیدا کنم که بتواند گوشه ای از زحماتشان را جبران کند. از خداوند متعال سلامتی، پیروزی و موفقیت روز افزون ایشان را خواستارم.

نیلوفر عرب یار محمدی

آذر ۱۴۰۰

تعهد نامه

اینجانب نیلوفر عرب یار محمدی دانشجوی دوره کارشناسی ارشد رشته مهندسی الکترونیک گرایش مدارهای مجتمع آنالوگ دانشکده مهندسی برق دانشگاه صنعتی شاهرود نویسنده پایان نامه طراحی یک مبدل بوست با بازده بالا جهت تأمین توان مصرفی افزارهای قابل کاشت با استفاده از استحصال انرژی گرمایی تحت راهنمایی جناب آقای دکتر عماد ابراهیمی متعهد می شوم:

- تحقیقات در این پایان نامه توسط اینجانب انجام شده است و از صحت و اصالت برخوردار است.
- در استفاده از نتایج پژوهشهای محققان دیگر به مرجع مورد استفاده استناد شده است.
- مطالب مندرج در پایان نامه تاکنون توسط خود یا فرد دیگری برای دریافت هیچ نوع مدرک یا امتیازی در هیچ جا ارائه نشده است.
- کلیه حقوق معنوی این اثر متعلق به دانشگاه صنعتی شاهرود می باشد و مقالات مستخرج با نام « دانشگاه صنعتی شاهرود » و یا « Shahrood University of Technology » به چاپ خواهد رسید.
- حقوق معنوی تمام افرادی که در به دست آمدن نتایج اصلی پایان نامه تأثیرگذار بوده اند در مقالات مستخرج از پایان نامه رعایت می گردد.
- در کلیه مراحل انجام این پایان نامه ، در مواردی که از موجود زنده (یا بافتهای آنها) استفاده شده است ضوابط و اصول اخلاقی رعایت شده است.
- در کلیه مراحل انجام این پایان نامه، در مواردی که به حوزه اطلاعات شخصی افراد دسترسی یافته یا استفاده شده است اصل رازداری ، ضوابط و اصول اخلاقی انسانی رعایت شده است .

۱۴۰۰/۹/۱۶

تاریخ

امضا دانشجو نیلوفر عرب یار محمدی

مالکیت نتایج و حق نشر

- کلیه حقوق معنوی این اثر و محصولات آن (مقالات مستخرج، کتاب، برنامه های رایانه ای، نرم افزار ها و تجهیزات ساخته شده است) متعلق به دانشگاه صنعتی شاهرود می باشد. این مطلب باید به نحو مقتضی در تولیدات علمی مربوطه ذکر شود.
- استفاده از اطلاعات و نتایج موجود در پایان نامه بدون ذکر مرجع مجاز نمی باشد.

مالی که ز تو کس نستاند، علم است

حرزی که تو را به حق رساند، علم است

جز علم طلب مکن تو اندر عالم

چیزی که تو را ز غم رهاند، علم است

چکیده

دستگاه‌های پزشکی قابل کاشت در بدن برای تأمین توان خود به منبع تغذیه نیاز دارند. این دستگاه‌ها عموماً از باتری‌های کوچکی که بر روی آن‌ها پیاده‌سازی شده، استفاده می‌کنند. چالش این دستگاه‌ها، انرژی محدود باتری آن‌هاست که باید هر چند سال یک‌بار مجدداً شارژ و یا تعویض شوند و این کار مستلزم عمل جراحی است. بهترین راه‌حل برای تأمین توان این دستگاه‌ها، استفاده از منابع انرژی طبیعی بدن است. داخل بدن انسان منبع خوبی از گرماست و استحصال این انرژی نیز می‌تواند راه‌حل این چالش باشد. در این تحقیق، با استفاده از روش‌های مداری استحصال انرژی گرمایی، یک منبع تغذیه جهت تأمین توان دستگاه‌های قابل کاشت طراحی و شبیه‌سازی شده و از یک مولد ترموالکتریک برای تبدیل انرژی گرمایی بدن به انرژی الکتریکی استفاده شده است. این مولد با وجود اختلاف دمای چند درجه‌ای بین سطح پوست و داخل بدن می‌تواند ولتاژی در حدود ۲۰ تا ۲۰۰ میلی‌ولت (۲۰ تا ۲۰۰۰ میکرووات) تولید کند. از آنجا که این ولتاژ برای شارژ باتری دستگاه‌های زیستی بسیار کوچک است، مبدل افزایش‌دهنده‌ای طراحی شده است که این بازه از ولتاژ را به ولتاژ ۱/۸ ولت تبدیل نماید.

طراحی مبدل افزایش‌دهنده بهینه چالش‌های فراوانی دارد و علت عمده این چالش‌ها، تلفات مبدل است. در تحقیقات اخیر، به‌طور متداول از روش‌های کنترل MPPT و ZCS برای بهبود بازدهی استفاده شده است. در این پژوهش با کنترل حداکثر جریان سلف، تلفات کاهش داده شده و مبدلی با بازدهی بالا ارائه گردیده است. مبدل پیشنهادی در فن‌آوری ۱۸۰ نانومتر و نرم‌افزار Cadence طراحی و شبیه‌سازی شده و قابل ذکر است که حداقل بازدهی این مبدل در ولتاژ ورودی ۲۰ میلی‌ولت ۶۰/۰۵٪ و حداکثر بازدهی آن ۹۲/۵۲٪ است. از دستاوردهای حاصل از این تحقیق می‌توان به استخراج و تحلیل معادلات تلفات مبدل و جریان بهینه سلف، ارائه روشی کاربردی برای پیاده‌سازی مداری آن‌ها و طراحی ساختار ZCS با توان مصرفی کم اشاره کرد.

واژگان کلیدی: دستگاه‌های قابل کاشت، استحصال انرژی گرمایی، مبدل افزایش‌دهنده، بازدهی، MPPT، ZCS.

فهرست

فصل ۱	۱
۱-۱ مقدمه و انگیزه تحقیق	۲
۲-۱ ساختار پایان نامه	۵
فصل ۲	۷
۱-۲ مقدمه	۸
۲-۲ مولد ترموالکتریک	۹
۳-۲ مبدل افزایشنده	۱۲
۱-۳-۲ حالت‌های کاری مبدل افزایشنده	۱۵
۲-۳-۲ مؤلفه‌های مبدل افزایشنده	۱۶
۲-۳-۳ چالش‌ها و مشخصات مبدل افزایشنده	۱۷
۴-۲ تلفات مبدل افزایشنده	۱۷
۱-۴-۲ اتلاف کلیدزنی	۱۸
۲-۴-۲ اتلاف هدایتی	۲۱
۳-۴-۲ اتلاف همزمان‌سازی	۲۲
۵-۲ روش‌های افزایش بازدهی	۲۳
فصل ۳	۲۵
۱-۳ مقدمه	۲۶

۲-۳	ردیابی نقطه بیشینه توان (MPPT)-----	۲۶
۳-۳	تشخیص جریان صفر (ZCS)-----	۲۷
۴-۳	چگونگی پیاده‌سازی MPPT و ZCS و مروری بر کارهای پیشین-----	۲۹
۵-۳	نتیجه‌گیری-----	۶۲
۴	فصل-----	۶۵
۱-۴	مقدمه-----	۶۶
۲-۴	بررسی تئوری مبدل افزایشدهنده پیشنهادی-----	۶۶
۳-۴	طراحی مبدل افزایشدهنده-----	۷۱
۴-۴	طراحی مدار ZCS مبدل افزایشدهنده-----	۷۴
۵-۴	طراحی مدار کنترل جریان مبدل افزایشدهنده-----	۷۷
۱-۵-۴	واحد تولید فرکانس-----	۷۸
۲-۵-۴	تغییردهنده سطح ولتاژ-----	۸۰
۳-۵-۴	کنترل‌کننده فرکانس کلیدزنی-----	۸۱
۴-۵-۴	راه‌انداز کلید مبدل-----	۸۴
۶-۴	طراحی گیت‌های منطقی-----	۸۴
۷-۴	طراحی ساختار تنظیم‌کننده ولتاژ خروجی-----	۸۵
۸-۴	نتیجه‌گیری-----	۸۶
۵	فصل-----	۸۵
۱-۵	مقدمه-----	۸۸

۵-۲	مبدل پیشنهادی	۸۸
۵-۳	شبیه‌سازی مدار کنترل حداکثر جریان سلف پیشنهادی	۸۹
۵-۳-۱	شبیه‌سازی واحد تولید فرکانس	۸۹
۵-۳-۲	شبیه‌سازی مبدل سطح ولتاژ	۹۳
۵-۳-۳	شبیه‌سازی مدار کنترل فرکانس	۹۴
۵-۳-۴	شبیه‌سازی راه‌انداز	۹۵
۵-۴	شبیه‌سازی مدار ZCS مبدل پیشنهادی	۹۶
۵-۵	شبیه‌سازی تنظیم‌کننده ولتاژ خروجی	۹۷
۵-۶	شبیه‌سازی مبدل پیشنهادی	۹۸
۶	فصل	۱۱۱
۶-۱	بررسی یافته‌های تحقیق	۱۱۲
۶-۲	نتیجه‌گیری و مقایسه تحقیق	۱۱۲
۶-۳	پیشنهادهای برای تحقیق‌های بعدی	۱۱۴
	مراجع	۱۱۵

فهرست جداول

- جدول ۳-۱ مقایسه مبدل‌های بررسی شده ----- ۶۳
- جدول ۴-۱ جدول مقادیر اتلاف مبدل افزایشنده به ازای جریان‌های مختلف در ولتاژ ورودی ۴۰ میلی‌ولت ---- ۷۰
- جدول ۴-۲ جدول مقادیر تئوری فرکانس و زمان روشن شدن و جریان بهینه مبدل پیشنهادی ----- ۷۲
- جدول ۴-۳ جدول کد باینری فرکانس‌های کاری مبدل ----- ۸۳
- جدول ۵-۱ جدول ابعاد کلیدهای مبدل افزایشنده پیشنهادی----- ۸۸
- جدول ۵-۲ جدول فرکانس‌های کلیدزنی مبدل افزایشنده پیشنهادی به ازای بازه‌های مختلف ولتاژ ورودی----- ۹۰
- جدول ۵-۳ ابعاد ترانزیستورهای تأخیر نوسان‌سازها ----- ۹۱
- جدول ۵-۴ ابعاد ترانزیستورهای مدار راه‌انداز ----- ۹۶
- جدول ۵-۵ ابعاد ترانزیستورهای تأخیرهای به کار رفته در مدار ZCS مبدل پیشنهادی ----- ۹۷
- جدول ۵-۶ جدول مقایسه مبدل پیشنهادی با مبدل‌های تحقیقات اخیر----- ۱۰۵
- جدول ۵-۷ جدول مشخصات مبدل پیشنهادی----- ۱۰۶
- جدول ۵-۸ جدول مقایسه α حاصل از شبیه‌سازی و α تئوری ----- ۱۰۷

فهرست اشکال

- شکل ۱-۱ دستگاه‌های زیستی قابل کاشت، (الف) ضربان‌ساز قلب، (ب) حلزونی گوش قابل کاشت ----- ۲
- شکل ۱-۲ ساختار کلی یک مولد ترموالکتریک----- ۹
- شکل ۲-۲ ساختار یک ترموکوپل ----- ۱۰
- شکل ۳-۲ مدار معادل TEG (الف) مدل گرمایی (ب) مدار معادل الکتریکی ----- ۱۰
- شکل ۴-۲ طرح کلی مبدل افزایشنده (الف) مبدل افزایشنده (ب) مدار معادل مبدل افزایشنده در مرحله اول (ج) مدار معادل مبدل افزایشنده در مرحله دوم ----- ۱۳
- شکل ۵-۲ مشخصه ولتاژها و جریان مبدل (الف) مشخصه ولتاژها و جریان در مرحله اول عملکرد مبدل (ب) مشخصه ولتاژها و جریان در مرحله دوم عملکرد مبدل ----- ۱۴
- شکل ۶-۲ نمودار زمان‌بندی مؤلفه‌های مبدل در حالت CCM ----- ۱۶
- شکل ۷-۲ نمودار زمان‌بندی مؤلفه‌های مبدل در حالت DCM ----- ۱۶
- شکل ۸-۲ نمودار زمان‌بندی جریان سلف مبدل در حالت CRM ----- ۱۶
- شکل ۹-۲ مدل اتلاف مبدل افزایشنده ----- ۱۹
- شکل ۱۰-۲ نمودار اتلاف کلیدزنی یک مبدل افزایشنده در حالت‌های مختلف عملکرد آن ----- ۲۱
- شکل ۱۱-۲ نمودار اتلاف هدایتی یک مبدل افزایشنده در حالت‌های مختلف عملکرد ----- ۲۲
- شکل ۱-۳ مدار مبدل افزایشنده ----- ۲۸
- شکل ۲-۳ نمودار زمان‌بندی جریان سلف و ولتاژ گره میانی مبدل در حالات مختلف (الف) در حالتی که کلید سمت بالا به موقع خاموش شود (ب) در حالتی که کلید سمت بالا زود خاموش شود (ج) در حالتی که کلید سمت بالا دیر خاموش شود ----- ۲۸

- شکل ۳-۳ طرح کلی مبدل افزایشده به همراه ساختار MPPT ----- ۲۹
- شکل ۳-۴ طرح کلی مولد تک‌پالس (الف) طرح اولیه مولد تک‌پالس (ب) نمودار زمان‌بندی مولد تک‌پالس اولیه (ج) طرح اصلاح شده مولد تک‌پالس (د) نمودار زمان‌بندی مولد تک‌پالس اصلاح شده ----- ۳۰
- شکل ۳-۵ طرح کامل مدار ZCS ----- ۳۱
- شکل ۳-۶ طرح کلی مبدل افزایشده و مدارهای کنترل آن ----- ۳۲
- شکل ۳-۷ طرح کلی مدار مبدل افزایشده و مدار MPPT (الف) طرح مبدل افزایشده (ب) طرح مدار MPPT ----- ۳۳
- شکل ۳-۸ مدار ZCS مبدل افزایشده (الف) مدار ZCS (ب) نمودار عملکرد مبدل در حضور و عدم حضور مدار ZCS ----- ۳۴
- شکل ۳-۹ طرح مدار MPPT مبدل افزایشده ----- ۳۵
- شکل ۳-۱۰ نمودار جریان سلف در صورت عدم وجود مدار ZCS ----- ۳۶
- شکل ۳-۱۱ طرح مدار ZCS مبدل افزایشده ----- ۳۷
- شکل ۳-۱۲ طرح کلی مبدل افزایشده به همراه مدار MPPT (الف) مبدل افزایشده (ب) مدار MPPT ----- ۳۸
- شکل ۳-۱۳ طرح مدار ZCS ----- ۳۹
- شکل ۳-۱۴ مبدل افزایشده ----- ۴۱
- شکل ۳-۱۵ طرح کلی مدار MPPT مبدل افزایشده ----- ۴۲
- شکل ۳-۱۶ طرح کلی مبدل افزایشده ----- ۴۳
- شکل ۳-۱۷ (الف) مدار کنترل جریان مبدل افزایشده (ب) نمودار زمان‌بندی آن ----- ۴۴
- شکل ۳-۱۸ (الف) مدار ZCS مبدل افزایشده (ب) نمودار زمان‌بندی آن ----- ۴۵
- شکل ۳-۱۹ (الف) طرح کلی مبدل افزایشده (ب) ساختار کنترل فرکانس ----- ۴۶

- شکل ۳-۲۰ مدار ZCS مبدل افزایشده ----- ۴۷
- شکل ۳-۲۱ (الف) طرح کلی مدار MPPT مبدل افزایشده (ب) نمودار زمانبندی آن ----- ۴۸
- شکل ۳-۲۲ (الف) طرح کلی مبدل افزایشده (ب) مدار کنترل آن ----- ۵۰
- شکل ۳-۲۳ طرح کلی مبدل افزایشده به همراه مدار کنترلی آن ----- ۵۲
- شکل ۳-۲۴ (الف) طرح مدار ZCS مبدل افزایشده (ب) نمودار زمانبندی و عملکرد آن ----- ۵۴
- شکل ۳-۲۵ طرح کلی مبدل افزایشده به همراه مدار ZCS ----- ۵۵
- شکل ۳-۲۶ طرح کلی مبدل افزایشده به همراه مدار کنترل جریان سلف ----- ۵۶
- شکل ۳-۲۷ (الف) مدار کنترل PFM (ب) مدار کنترل زمان روشن شدن مبدل افزایشده ----- ۵۷
- شکل ۳-۲۸ طرح کلی مبدل افزایشده به همراه مدار کنترل آن ----- ۵۸
- شکل ۳-۲۹ مدار کنترل حداکثر جریان سلف مبدل افزایشده ----- ۵۹
- شکل ۳-۳۰ طرح کلی مبدل به همراه مدار کنترل آن ----- ۶۰
- شکل ۳-۳۱ طرح مدار AOT ----- ۶۱
- شکل ۴-۱ نمودار بازدهی مبدل افزایشده در ولتاژهای ورودی مشخص به ازای جریانهای مختلف سلف (الف) در ورودی ۲۰ میلی‌ولت (ب) در ورودی ۳۰ میلی‌ولت (پ) در ورودی ۴۰ میلی‌ولت (ت) در ورودی ۵۰ میلی‌ولت (ث) در ورودی ۸۰ میلی‌ولت (ج) در ورودی ۱۰۰ میلی‌ولت ----- ۶۸
- شکل ۴-۲ طرح کلی مبدل افزایشده پیشنهادی ----- ۷۲
- شکل ۴-۳ مدار ZCS (الف) طرح کلی مدار ZCS (ب) ساختار تأخیر مبدل پیشنهادی ----- ۷۶
- شکل ۴-۴ طرح مدار شمارنده بالا و پایین‌شمار مدار ZCS پیشنهادی ----- ۷۶
- شکل ۴-۵ طرح کلی مدار کنترل جریان سلف پیشنهادی ----- ۷۷

- شکل ۴-۶ واحد تولید فرکانس (الف) ساختار یک نوسان ساز حلقوی (ب) مدار تأخیر پیشنهادی (ج) طرح کامل واحد تولید فرکانس پیشنهادی ----- ۷۹
- شکل ۴-۷ طرح کامل مدار مبدل سطح ولتاژ ----- ۸۰
- شکل ۴-۸ طرح کامل مدار کنترل کننده فرکانس کلیدزنی ----- ۸۲
- شکل ۴-۹ طرح کلی راه انداز پیشنهادی ----- ۸۴
- شکل ۴-۱۰ طرح کلی ساختار تنظیم کننده ولتاژ در مبدل پیشنهادی ----- ۸۵
- شکل ۵-۱ طرح کامل مبدل افزایشده پیشنهادی ----- ۸۹
- شکل ۵-۲ نمودار شکل موج های تولید شده توسط نوسان سازهای مدار کنترل جریان مبدل پیشنهادی (الف) شکل موج نوسان ساز $Oscillator_1$ (ب) شکل موج نوسان ساز $Oscillator_2$ (پ) شکل موج نوسان ساز $Oscillator_3$ (ت) شکل موج نوسان ساز $Oscillator_4$ (ث) شکل موج نوسان ساز $Oscillator_5$ (ج) شکل موج نوسان ساز $Oscillator_6$ (چ) شکل موج نوسان ساز $Oscillator_7$ ----- ۹۲
- شکل ۵-۳ طرح کامل مبدل سطح ولتاژ مدار کنترل جریان پیشنهادی ----- ۹۳
- شکل ۵-۴ نمودار ورودی و خروجی مبدل سطح ولتاژ ----- ۹۳
- شکل ۵-۵ ساختار کنترل منطقی مدار کنترل جریان سلف پیشنهادی ----- ۹۴
- شکل ۵-۶ مدار راه انداز مبدل پیشنهادی ----- ۹۵
- شکل ۵-۷ طرح تأخیر مدار ZCS پیشنهادی ----- ۹۷
- شکل ۵-۸ نمودار بازدهی مبدل پیشنهادی به ازای ولتاژهای ورودی مختلف ----- ۹۸
- شکل ۵-۹ نمودار توان خروجی مبدل پیشنهادی به ازای ولتاژهای ورودی مختلف ----- ۹۹

شکل ۵-۱۰ ولتاژ خروجی مبدل پیشنهادی به ازای ولتاژهای ورودی مختلف (الف) در ولتاژ ورودی ۳۰ میلی‌ولت،
 (ب) در ولتاژ ورودی ۵۰ میلی‌ولت، (پ) در ولتاژ ورودی ۷۰ میلی‌ولت، (ت) در ولتاژ ورودی ۱۰۰ میلی‌ولت، (ث)
 در ولتاژ ورودی ۱۵۰ میلی‌ولت، (ج) در ولتاژ ورودی ۲۰۰ میلی‌ولت ----- ۱۰۰
 شکل ۵-۱۱ ولتاژ گره میانی مبدل پیشنهادی ----- ۱۰۰
 شکل ۵-۱۲ ولتاژ ورودی مبدل پیشنهادی به ازای ولتاژهای ورودی مختلف مولد TEG (الف) به ازای ولتاژ ۲۰
 میلی‌ولت (ب) به ازای ولتاژ ۵۰ میلی‌ولت (پ) به ازای ولتاژ ۸۰ میلی‌ولت (ت) به ازای ولتاژ ۱۰۰ میلی‌ولت ۱۰۱
 شکل ۵-۱۳ شکل موج سیگنال‌های q_p و q_n در ولتاژهای ورودی مختلف مبدل پیشنهادی (الف) در ولتاژ ورودی ۲۰
 میلی‌ولت (ب) در ولتاژ ورودی ۵۰ میلی‌ولت (پ) در ولتاژ ورودی ۸۰ میلی‌ولت (ت) در ولتاژ ورودی ۱۰۰ میلی‌ولت
 (ث) در ولتاژ ورودی ۱۵۰ میلی‌ولت ----- ۱۰۲
 شکل ۵-۱۴ جریان سلف مبدل پیشنهادی در ولتاژهای ورودی مختلف (الف) در ولتاژ ورودی ۲۰ میلی‌ولت (ب)
 در ولتاژ ورودی ۵۰ میلی‌ولت (پ) در ولتاژ ورودی ۸۰ میلی‌ولت (ت) در ولتاژ ورودی ۱۰۰ میلی‌ولت (ث) در ولتاژ
 ورودی ۱۵۰ میلی‌ولت ----- ۱۰۴
 شکل ۵-۱۵ نمودار مقایسه ضریب α تئوری و شبیه‌سازی ----- ۱۰۸
 شکل ۵-۱۶ نمودار زمان‌بندی عملکرد مبدل پیشنهادی ----- ۱۰۹


فصل ۱

مقدمه


۱-۱ مقدمه و انگیزه تحقیق

در چند دهه گذشته به دلیل رشد صنعت میکروالکترونیک و فن آوری نیمه هادی ها، محصولات الکترونیکی نه تنها کوچک تر، بلکه پیچیده تر شده اند و نقش بسیار مهمی در زندگی انسان ها ایفا کرده اند. ظهور بسیاری از محصولات الکترونیکی و توسعه روزافزون آن ها باعث پیشرفت فن آوری پزشکی و ایجاد شرایطی شده است که انواع مختلفی از دستگاه های الکترونیکی قابل کاشت به منظور تشخیص و درمان بیماری ها برای مراقبت های پزشکی مورد استفاده قرار می گیرند.

دستگاه های الکترونیکی نمی توانند بدون منبع تغذیه کار کنند. از این رو، تغذیه این تجهیزات زیستی قابل کاشت باید با برخی از منابع انرژی تأمین شود. این دستگاه ها به طور کلی از باتری های کوچکی که بر روی آن ها به عنوان منبع تغذیه پیاده سازی می شوند، استفاده می کنند. چالش این دستگاه ها این است که هنگامی که انرژی این باتری ها به اتمام می رسد، باید جایگزین و یا مجدداً شارژ شوند. بدیهی است که جایگزینی باتری در دستگاه های پزشکی قابل کاشت در بدن انسان همچون ضربان ساز قلب و حلزونی گوش که در شکل ۱-۱ نشان داده شده است، بسیار دشوار و مستلزم عمل های جراحی نسبتاً سنگین است. از این رو، تلاش های بسیاری برای کشف یک روش کارآمد جهت تأمین دائمی انرژی این دستگاه ها شده است [۱].



(ب)



(الف)

شکل ۱-۱ دستگاه های زیستی قابل کاشت، (الف) ضربان ساز قلب، (ب) حلزونی گوش قابل کاشت [۱]

استحصال انرژی^۱ یک راه حل مناسب برای مسائل ذکر شده فوق است. استحصال انرژی، روش‌هایی مبتنی بر فن‌آوری نیمه‌هادی‌ها و مورد استفاده برای سیستم‌های الکترونیکی با انرژی کم است. عناصر استحصال انرژی می‌توانند انرژی محیط مانند انرژی خورشیدی، گرمایی، جنبشی و یا فرکانس رادیویی (RF) به انرژی الکتریکی تبدیل کنند و سپس انرژی الکتریکی تولید شده توسط آن‌ها می‌تواند باتری دستگاه‌های زیستی قابل کاشت را شارژ کند و یا می‌تواند به صورت مستقیم به این دستگاه‌ها عرضه شود.

بهترین و رایج‌ترین روش برای تأمین توان دستگاه‌های قابل کاشت، استفاده از استحصال انرژی گرمایی است. داخل بدن انسان منبع خوبی از گرما است که استحصال این انرژی گرمایی با استفاده از مولدهای ترموالکتریک^۲ (TEG) صورت می‌گیرد. TEG افزاره‌ای است که گرما (اختلاف دما) را مستقیماً به انرژی الکتریکی تبدیل می‌کند. به طور کلی انرژی استخراج شده از مولدهای ترموالکتریک برای تأمین ولتاژ تغذیه این دستگاه‌ها بسیار کم است. به همین سبب از مبدل‌های افزایشنده^۳ برای تبدیل ولتاژ حاصل از TEG به ولتاژی قابل قبول برای تغذیه دستگاه‌های قابل کاشت استفاده می‌شود.

مبدل افزایشنده (مبدل DC – DC) یک مدار الکترونیکی است که می‌تواند یک ولتاژ DC را به ولتاژ تقویت‌شده DC دیگر تبدیل کند. این مبدل‌ها به طور گسترده در دستگاه‌های الکترونیکی برای تنظیم ولتاژهای تغذیه استفاده می‌شود. یکی از مشکلات چالش برانگیز در طراحی این مبدل‌ها دستیابی به بازدهی بالا در توان‌های ورودی کم است. محققان به منظور طراحی مبدل‌های بهینه از روش‌های متفاوتی استفاده کرده‌اند. در تحقیقاتی همچون [۲]، [۳]، [۴] و [۵] از روش MPPT^۴ برای استخراج حداکثر توان از مولد ترموالکتریک استفاده شده که در نهایت منجر به بهبود بازدهی مبدل شده است. در این روش با تطبیق مقاومت ورودی مبدل با مقاومت مولد TEG، حداکثر

^۱ Energy harvesting

^۲ Thermoelectric generator

^۳ Boost converter

توان مولد به ورودی مبدل رسیده و سبب افزایش بازدهی می‌شود. همچنین در پژوهش‌های [۲]، [۳]، [۴] و [۵] از روش ZCS^۱ نیز استفاده شده است. این روش با قطع به موقع کلید مبدل مانع از منفی شدن جریان سلف و تخلیه خازن خروجی شده و سبب افزایش بازدهی مبدل می‌گردد. همچنین برای دستیابی به استحصال انرژی بهینه و رسیدن به بازدهی مطلوب در مبدل افزایش یافته تحقیقات زیادی در حوزه مبدل‌هایی با چند ورودی یا چند خروجی انجام شده است.

مبدل‌های افزایش یافته می‌توانند در سه حالت کاری CCM^۲، DCM^۳ و CRM^۴ طراحی شوند. بسته به اینکه توان ورودی مبدل کم یا زیاد باشد یکی از این حالت‌ها بهینه تلقی شده و مبدل در آن حالت طراحی می‌شود. در کاربردهایی که توان ورودی مبدل کم است، بهترین حالت کاری DCM بوده و در توان‌های ورودی زیاد حالت CCM کاربرد دارد. حالت CRM مرز بین حالت CCM و DCM است، تاکنون در تحقیقات انجام شده کمتر به این حالت پرداخته شده است، زیرا اغلب محققان این حالت را همان حالت DCM تلقی می‌کنند. این حالت کاری بیشتر برای مبدل‌هایی مورد استفاده قرار می‌گیرد که محدوده توان ورودی وسیع بوده و هم شامل توان‌های کم و هم شامل توان‌های زیاد است.

چالش اصلی مبدل‌های افزایش یافته تلفات آن‌ها است. از جمله این تلفات می‌توان به تلفات هدایتی که مربوط به مقاومت کلیدها و عناصر مبدل است، اتلاف کلیدزنی که به ظرفیت خازنی گیت کلیدها و فرکانس کلیدزنی وابسته است و اتلاف همزمان‌سازی که بر اثر غیر ایده‌آل بودن زمان روشن و خاموش کلیدها ایجاد می‌شود و اتلاف مدار کنترل اشاره کرد. بدیهی است که کنترل و کاهش هریک از این تلفات سبب افزایش بازدهی مبدل می‌گردد.

^۱ Zero Current Switching

^۲ Continuous Conduction Mode

^۳ Discontinuous Conduction Mode

^۴ Critical Conduction Mode

اصلی‌ترین نوع تلفاتی که در مبدل‌های افزایشده سبب کاهش بازدهی می‌شود اتلاف هدایتی و اتلاف کلیدزنی‌ست. سایر تلفات موجود در مبدل در مقابل این دو اتلاف ناچیز بوده و قابل صرف‌نظر هستند. حال بسته به اینکه مبدل در کدام حالت کاری طراحی شده و کار می‌کند یکی از این دو اتلاف نقش پررنگی بر کاهش بازدهی دارد. در حالت DCM عموماً به دلیل اینکه فرکانس کاری مبدل کم است، اتلاف کلیدزنی کمتر بوده ولی از آن‌جا که حداکثر جریان سلف در این حالت زیاد است اتلاف هدایتی نیز زیاد است و در حقیقت عامل اصلی کاهش بازدهی در این حالت اتلاف هدایتی است. در حالت CCM برعکس این اتفاق رخ می‌دهد. در این حالت به دلیل بالا بودن فرکانس کاری مبدل اتلاف کلیدزنی زیاد است، اما چون حداکثر جریان سلف کم است، سهم عمده‌ای از تلفات مبدل ناشی از اتلاف کلیدزنی است.

از آن‌جایی که توان حاصل از مولد ترموالکتریک در کاربردهای پزشکی کم است، مبدلی که در این تحقیق ارائه شده در حالت DCM و CRM است، در نتیجه اتلاف غالب در این مبدل اتلاف هدایتی است. در این تحقیق هدف این است که با کنترل حداکثر جریان سلف، تلفات را کاهش داده تا بازدهی مبدل افزایش یابد.

۱-۲ ساختار پایان‌نامه

فصل دوم این پایان‌نامه به دو بخش تقسیم شده‌است که در بخش اول به شرح ساختار مولد ترموالکتریک و چگونگی مدل‌سازی و روابط آن پرداخته می‌شود و در بخش دوم نیز ساختار مبدل افزایشده به همراه چگونگی عملکرد و روابط آن شرح داده می‌شود. همچنین در این فصل جزئیات تلفات مبدل در نواحی کاری متفاوت بررسی می‌شود.

در فصل سوم نیز به بررسی انواع روش‌های بهبود بازدهی مبدل افزایشده در حالت DCM و چگونگی پیاده‌سازی مداری آن‌ها و مزیت و معایب هرکدام پرداخته و در نهایت بازدهی مبدل در همه روش‌های موجود باهم مقایسه خواهد شد.

فصل چهارم نیز به طراحی مبدل افزایشده پیشنهادی پرداخته و تمامی قسمت‌های مدار کنترل آن با ذکر دلایل و جزییات شرح داده شده است و دلیل استفاده از روش کنترل جریان و انتخاب ناحیه کاری بهینه توضیح داده می‌شود.


نتایج شبیه‌سازی مبدل پیشنهادی در فصل پنجم ارائه می‌شود. همچنین تمامی مؤلفه‌های مبدل به صورت نمودار با ذکر مزایایی که در این طراحی بدست آمده، نشان داده شده است و بازدهی مبدل پیشنهادی محاسبه گردیده است.

فصل ۲

مبدل افزایشنده

۱-۲ مقدمه

افزاره‌های استحصال انرژی می‌توانند انرژی محیط مانند انرژی خورشیدی، گرمایی، جنبشی و یا فرکانس رادیویی (RF) را به انرژی الکتریکی تبدیل کنند. همه روش‌های استحصال انرژی را می‌توان برای تأمین توان دستگاه‌های پزشکی مورد استفاده قرار داد، اما بدن انسان یک سامانه پیچیده است که تعادل بیولوژیکی آن به هیچ‌وجه نباید برهم بخورد. به این دلیل، بدیهی است که بدن انسان یکی از چالش برانگیزترین محیط‌ها برای استحصال انرژی است. علاوه بر این، دستگاه‌های قابل کاشت در بدن شامل محدودیت‌های زیادی در مورد اندازه، وزن، قابلیت اطمینان و سازگاری زیستی هستند، که امکان استفاده از بیشتر منابع استحصال انرژی را در عمل محدود می‌کند. با این وجود، در بدن انسان منابع انرژی خاصی وجود دارد که می‌تواند علی‌رغم این محدودیت‌ها برای استحصال انرژی مورد استفاده قرار گیرد. برای مثال در روش استحصال انرژی خورشیدی، مساحت بزرگ سلول خورشیدی و ضعیف بودن شدت نوری که توسط آن دریافت می‌شود، این روش را برای وسایلی که در قسمت‌های عمیق بدن و یا زیر پوست قرار می‌گیرند، محدود می‌کند. همچنین در روش استحصال انرژی جنبشی، از آنجا که حرکت یا فعالیت انجام شده توسط برخی از بخش‌های بدن انسان ضعیف است، برای دستگاه‌هایی که در بخش‌های بدون حرکت بدن انسان کاشته می‌شوند، نامناسب است. به علاوه در روش استحصال انرژی گرمایی، جهت اطمینان از اختلاف دمای کافی بین دو طرف مولد ترموالکتریک، این روش اغلب برای وسایلی که در نزدیکی پوست قرار می‌گیرند مناسب‌تر است، زیرا یک طرف آن می‌تواند دمای بدن انسان و طرف دیگرش دمای هوای محیط را احساس کند [۱]. در حال حاضر بهترین روش برای تأمین توان دستگاه‌های پزشکی قابل کاشت، استفاده از روش استحصال انرژی گرمایی است، زیرا داخل بدن انسان منبع خوبی از گرما است و استحصال این انرژی با استفاده از مولدهای ترموالکتریک صورت می‌گیرد. ساختار کلی یک مولد ترموالکتریک در شکل ۱-۲ نشان داده شده است.



شکل ۱-۲ ساختار کلی یک مولد ترموالکتریک


۲-۲ مولد ترموالکتریک

استحصال انرژی گرمایی بر اساس اثر سیبک^۱ شکل گرفته است. اثر سیبک بیان می‌کند که وقتی محل اتصال دو رسانای متفاوت در معرض اختلاف دما قرار بگیرد، ولتاژ مدار بازی بین آن‌ها ایجاد می‌شود. عنصر اصلی یک مولد انرژی گرمایی (TEG) ترموکوپل^۲ است که از دو نیمه هادی (نوع P و N) و اتصالات فلزی تشکیل شده است. ساختار کلی یک ترموکوپل در شکل ۲-۲ نشان داده شده است. با توجه به اختلاف دمای دو طرف TEG، حامل بار از طرف گرم به سرد شارش می‌کند و سبب ایجاد اختلاف پتانسیل الکتریکی می‌شود. ترموکوپل‌ها را می‌توان به هم متصل کرد و ساختار بزرگتری به نام ترموپایل^۳ ایجاد کرد که به عنوان یک مولد انرژی گرمایی عمل می‌کند. ترموکوپل‌ها در یک ترموپایل یا همان مولد ترموالکتریک از نظر مدل گرمایی به صورت موازی و از نظر مدل الکتریکی به صورت سری به هم متصل می‌شوند. با فرض اینکه تعداد ترموکوپل‌های داخل TEG، n باشد، پارامترهای الکتریکی آن مثل ولتاژ مدار باز V_{TEG} و مقاومت داخلی (R_{TEG}) آن به ترتیب از روابط ۱-۲ و ۲-۲ بدست می‌آید [۶]. در این روابط α ضریب اثر سیبک، ΔT اختلاف دمای بین دو طرف TEG، ρ مقاومت الکتریکی مواد و h ارتفاع و S مساحت ستون‌های ترموکوپل است.

¹ Seebeck effect

² Thermocouple

³ Thermopile




شکل ۲-۲ ساختار یک ترموکوپل [۶]

$$V_{TEG} = n \alpha \Delta T \quad (۱-۲)$$

$$R_{TEG} = 2n\rho \frac{h}{s} \quad (۲-۲)$$

در واقع TEG افزارهای است که اختلاف دما را به صورت مستقیم به انرژی الکتریکی تبدیل می‌کند و مدار معادل الکتریکی آن یک منبع ولتاژ سری با یک مقاومت است. باتوجه به رابطه ۲-۲ مقاومت داخلی TEG به مشخصات ساختار ترموکوپل‌های آن بستگی دارد و همچنین با توجه به رابطه ۱-۲ ولتاژ خروجی مدار باز یک TEG متناسب با اختلاف دمای دو طرف آن است به همین سبب در هنگام کاشت TEG بهترین مکان، نزدیک‌ترین مکان ممکن به سطح زیرین پوست است، یعنی جایی که بیشترین اختلاف دمایی بین دو طرف TEG حاصل می‌شود. شکل ۳-۲ (الف) مدل گرمایی و شکل ۳-۲ (ب) مدار معادل الکتریکی یک TEG را نشان می‌دهد.



شکل ۳-۲ مدار معادل TEG (الف) مدل گرمایی (ب) مدار معادل الکتریکی [۶]

توان تولید شده توسط TEG (P_{TEG}) را می‌توان از رابطه ۲-۳ [۶] بدست آورد که چند نتیجه در بردارد. اول اینکه، توان تولید شده رابطه مستقیمی با تعداد ترموکوپل‌های داخل TEG دارد و افزایش توان استخراج شده مستلزم افزایش مساحت کل TEG است. نتیجه دوم این است که توان تولید شده توسط اختلاف دما ΔT در دو طرف صفحات ترموپایل تعیین می‌شود. دمای واقعی که صفحات ترموپایل حس می‌کنند در واقع کمتر از دمای موجود در محیط است که از رابطه ۲-۴ بدست می‌آید [۶]. با توجه به مدل گرمایی TEG که در شکل ۲-۳(ب) نشان داده شده است، در این شکل θ_T نشان‌دهنده مقاومت گرمایی اتصال موازی و هوای بین ستون‌های ترموپایل و θ_{source} و θ_{sink} نشان‌دهنده مقاومت گرمایی ناشی از تبادل گرما بین صفحات ترموپایل و محیط است. در رابطه ۲-۴، ΔT اختلاف دمای واقعی و ΔT_{total} کل اختلاف دمای موجود در دو طرف ترموپایل یا همان مولد TEG است.

$$P_{TEG} = \frac{V_{TEG}^2}{4R_{TEG}} = \frac{n\alpha^2 S}{8\rho h} \Delta T^2 \quad (۳-۲)$$

$$\Delta T = \Delta T_{total} \frac{\theta_T}{\theta_T + \theta_{source} + \theta_{sink}} \quad (۴-۲)$$

افزایش اختلاف دمای دو طرف TEG منجر به افزایش توان تولیدی این افزاره می‌شود، در نتیجه با توجه به رابطه ۲-۴ دو راه برای افزایش توان تولیدی یک TEG وجود دارد. یک راه این است که با قرار دادن چندین TEG به صورت سری (از نظر مدل گرمایی) θ_T را افزایش دهیم که این کار سبب افزایش مساحت TEG می‌شود. راه دیگر این است که با در نظر گرفتن دقیق ویژگی‌های گرمایی صفحات دستگاه و سطح خارجی، مجموع θ_{source} و θ_{sink} را کاهش دهیم که این کار عمدتاً توسط خواص گرمایی محیط تعیین می‌شود.

به منظور پیش‌بینی میزان توان تولیدی توسط TEG، بررسی اختلاف دمای موجود در بدن انسان بسیار مهم است. به طور کلی تغییرات دمای داخل بدن نسبتاً کم است زیرا سامانه تنظیم دمای بدن انسان سعی می‌کند دمای بدن را در حدود ۳۷ درجه سانتیگراد حفظ کند. برخی از مولدهای TEG می‌توانند به خوبی در چند درجه


اختلاف دما کار کنند و در اندازه‌های کوچک موجود هستند. به عنوان مثال، مولد [۷] تنها $3/3$ میلی‌متر در $2/4$ میلی‌متر ابعاد دارد و 8 میکرووات توان را در اختلاف دمای یک درجه تولید می‌کند که دارای چگالی توان 100 میکرووات بر سانتی‌مترمکعب است. بطور مثال برای اختلاف دما 0.5 الی 2 درجه، مولد [۷] می‌تواند ولتاژی بین 20 تا 80 میلی‌ولت و توانی برابر با 2 الی 30 میکرووات را فراهم کند. به طور کلی ولتاژ استخراج شده از این مولدهای ترموالکتریک برای تأمین ولتاژ تغذیه دستگاه‌های زیستی بسیار کم است. این در حالی است که یک باتری به طور معمول به ولتاژ تغذیه حداقل 1 ولت برای شارژ و همچنین مدارات الکترونیکی دستگاه‌های قابل کاشت با توجه به فن‌آوری‌های جدید، بسته به ابعاد فن‌آوری به ولتاژ تغذیه‌ای بین 1 تا 5 ولت نیاز دارند. به همین سبب از مبدل‌های افزایشنده برای تبدیل ولتاژ حاصل از TEG به ولتاژی قابل قبول برای تغذیه دستگاه‌های زیستی استفاده می‌شود.

۳-۲ مبدل افزایشنده


مبدل افزایشنده یک مدار الکترونیکی است که می‌تواند یک ولتاژ DC را به ولتاژ DC تقویت شده دیگر تبدیل کند. این مبدل‌ها به طور گسترده در دستگاه‌های الکترونیکی برای تنظیم ولتاژهای تغذیه استفاده می‌شود. در این مبدل‌ها از ترکیبی از یک سلف و خازن برای تبدیل ولتاژ استفاده می‌شود. این نوع مبدل با روشن کردن یک کلید، انرژی ناشی از منبع ولتاژ ورودی را به صورت دوره‌ای در سلف ذخیره می‌کند و سپس به خازن بار تحویل می‌دهد. شکل ۴-۲ (الف) طرح کلی مدار مبدل افزایشنده و شکل ۴-۲ (ب و ج) مدار معادل دو مرحله کاری آن را نشان می‌دهد.

مبدل افزایشنده، تقویت یک ولتاژ ثابت را در دو مرحله انجام می‌دهد. در مرحله اول که مدار معادل آن در شکل ۴-۲ (ب) نشان داده شده است، زمانی که کلید S_1 بسته می‌شود و کلید S_2 باز است، جریان در سلف جاری شده و انرژی منبع ورودی در سلف ذخیره می‌شود. در مرحله دوم طبق شکل ۴-۲ (ج) با باز شدن کلید S_1 و بسته شدن

کلید S_2 ، انرژی ذخیره شده در سلف به خازن بار تحویل داده می‌شود. اصطلاحاً به کلید S_1 کلید سمت پایین یا کلید ولتاژ پایین و به کلید S_2 کلید سمت بالا یا کلید ولتاژ بالا گفته می‌شود که کلید S_1 با یک ترانزیستور NMOS و کلید S_2 با یک ترانزیستور PMOS پیاده‌سازی می‌شود.



(الف)




(ج)

(ب)


شکل ۲-۴ طرح کلی مبدل افزایشنده (الف) مبدل افزایشنده (ب) مدار معادل مبدل افزایشنده در مرحله اول (ج) مدار معادل مبدل افزایشنده در مرحله دوم [۱]

ولتاژ خروجی این مبدل (V_{out}) به صورت دوره‌ای با کلیدزنی سلف ساخته می‌شود. نمودار جریان سلف و ولتاژ خروجی مبدل برای هر مرحله از عملکرد آن در شکل ۲-۵ نشان داده شده است. مبدل افزایشنده در حین مرحله اول که به میزان زمان روشن یا t_{on} طول می‌کشد، کلید سمت پایین را بسته و به ذخیره انرژی در سلف می‌پردازد. در این مرحله جریان از طریق منبع ولتاژ ورودی در سلف جاری می‌شود و این جریان تا پایان زمان t_{on} افزایش می‌یابد و به حداکثر مقدار خود می‌رسد (شکل ۲-۵ الف)). همزمان با این عمل کلید سمت بالای مبدل باز است و خازن خروجی از طریق مقاومت بار و مسیره‌های نشی مبدل کمی دشارژ شده و سبب افت ولتاژ خروجی می‌شود. سپس مبدل وارد مرحله دوم شده و کلید سمت پایین را در حالت مدار باز و کلید سمت بالا را در حالت بسته قرار

می‌دهد، در این حالت ولتاژ گره میانی مبدل (V_{mid}) که در مرحله قبل با بسته شدن کلید سمت پایین زمین بود، پس از بسته شدن کلید سمت بالا به اندازه ولتاژ خروجی افزایش پیدا می‌کند. این مرحله از عملکرد مبدل که بسیار کوتاه‌تر از مرحله اول است به اندازه زمان خاموشی t_{off} به طول می‌انجامد. در طول مدت زمان t_{off} انرژی ذخیره شده در سلف طبق شکل ۲-۵(ب) به خروجی منتقل شده و جریان از حداکثر مقدار خود کاهش می‌یابد و همزمان با انتقال انرژی ذخیره شده در سلف به خازن خروجی، ولتاژ خروجی در این مرحله افزایش پیدا می‌کند.



(الف)



(ب)

شکل ۲-۵ مشخصه ولتاژها و جریان مبدل (الف) مشخصه ولتاژها و جریان در مرحله اول عملکرد مبدل (ب) مشخصه ولتاژها و جریان در مرحله دوم عملکرد مبدل [۱]

شارژ و دشارژ یک سلف ایده‌آل باعث اتلاف انرژی نمی‌شود. بنابراین در حالت ایده‌آل، بازدهی تبدیل توان مبدل می‌تواند به ۱۰۰٪ هم برسد، اما در عمل سلف ایده‌آل وجود ندارد و مقداری از انرژی تلف خواهد شد. همچنین با وجود تعداد کلیدهایی که در این مبدل وجود دارد، اتلاف توان این مبدل‌ها عمدتاً ناشی از مقاومت کلیدها و مدار کنترل است. با این حال تبدیل توان توسط مبدل افزایشده معمولاً بهترین روش در میان تمامی


روش‌های موجود برای کاربردهای استحصال انرژی است. قابل ذکر است که سلف استفاده شده در این نوع مبدل بزرگ است که تاکنون هم به صورت مجتمع و هم به صورت غیرمجتمع به کار رفته است.

۱-۳-۲ حالت‌های کاری مبدل افزایشنده


بر اساس شکل موج‌های مختلف جریان سلف، سه حالت متفاوت کاری برای مبدل افزایشنده وجود دارد که به ترتیب شامل حالت هدایت پیوسته (CCM)، هدایت ناپیوسته (DCM) و هدایت بحرانی (CRM) است. در حالت CCM، همیشه یک جریان مثبت در سلف وجود دارد (جهت مثبت جریان از پایانه ورودی مبدل به پایانه خروجی تعریف می‌شود). در حالت CCM ایده‌آل، یکی از کلیدهای مبدل بلافاصله بعد از این که دیگری بسته می‌شود، باز می‌شود. درواقع لحظه‌ای وجود ندارد که دو کلید مبدل به طور همزمان بسته باشند یا به عبارتی دیگر هیچ زمان مرده‌ای^۱ در مبدل وجود ندارد. در شکل ۶-۲ این حالت به خوبی نمایش داده شده است. در حالت DCM، جریان سلف به صفر می‌رسد و مدت زمانی صفر باقی می‌ماند، این بدان معناست که در مبدل زمان مرده وجود دارد، زمانی که دو کلید همزمان بسته خواهند بود.

شکل ۷-۲ حالت DCM مبدل را نشان می‌دهد. در دو شکل ۶-۲ و ۷-۲ دو سیگنال SW_L و SW_H به ترتیب سیگنال‌های کنترلی کلید سمت پایین و بالای مبدل هستند. حالت کاری سوم مبدل یا همان حالت CRM به مرز بین حالت CCM و DCM گفته می‌شود به عبارتی زمانی که جریان سلف به صفر می‌رسد کلید سمت بالای مبدل خاموش شده و کلید سمت پایین روشن می‌شود. در این حالت مثل حالت DCM جریان سلف به صفر می‌رسد اما مانند حالت CCM زمان مرده در مبدل وجود ندارد. شکل ۸-۲ شکل موج جریان سلف در این حالت را نشان می‌دهد.


^۱ Dead Time



شکل ۲-۶ نمودار زمان‌بندی مؤلفه‌های مبدل در حالت CCM [۱]



شکل ۲-۷ نمودار زمان‌بندی مؤلفه‌های مبدل در حالت DCM [۱]



شکل ۲-۸ نمودار زمان‌بندی جریان سلف مبدل در حالت CRM [۱]

۲-۳-۲ مؤلفه‌های مبدل افزایشده

در مبدل‌های افزایشده از جمله مؤلفه‌های مهمی که در طراحی و مقایسه مبدل‌ها با یکدیگر حائز اهمیت است، می‌توان به بازدهی مبدل، توان خروجی، توان ورودی و نسبت تبدیل مبدل اشاره کرد. بازدهی مبدل اصلی‌ترین

ویژگی است که می‌تواند برتری یک مبدل را نسبت به دیگری مشخص کند و این مؤلفه از رابطه ۵-۲ [۸] محاسبه می‌گردد. این درحالی است که توان خروجی و توان ورودی مبدل به ترتیب از روابط ۶-۲ و ۷-۲ بدست می‌آیند. در روابط ذکر شده η بازدهی، P_{out} توان خروجی مبدل، P_{in} توان ورودی مبدل، R_{out} مقاومت بار و V_{in} ولتاژ ورودی مبدل را نشان می‌دهد.

$$\eta = \frac{P_{out}}{P_{in}} \quad (۵-۲)$$

$$P_{out} = \frac{V_{out}^2}{R_{out}} \quad (۶-۲)$$

$$P_{in} = \frac{V_{in}^2}{R_{TEG}} \quad (۷-۲)$$

مبدل‌های افزایشنده با یک نسبت ولتاژ ورودی را به ولتاژ خروجی تبدیل می‌کند که این نسبت تبدیل (K) در حالت ایده‌آل از رابطه ۸-۲ بدست می‌آید.

$$K = \frac{V_{out}}{V_{in}} = 1 + \frac{t_{on}}{t_{off}} \quad (۸-۲)$$

۳-۳-۲ چالش‌ها و مشخصات مبدل افزایشنده

مبدل‌های افزایشنده با ویژگی‌هایی همچون ولتاژ خروجی، بازه توان ورودی و بازدهی باهم مقایسه می‌شوند. در حقیقت محققان در تحقیقات مختلفی که در زمینه مبدل‌های افزایشنده انجام می‌دهند، می‌کوشند تا بازدهی مبدل را افزایش دهند. همچنین بازه توان ورودی برای این مبدل در کاربردهای پزشکی از اهمیت بالایی برخوردار است و سعی بر این است تا بازدهی مبدل در توان ورودی ناچیز هم قابل قبول باشد.

۴-۲ تلفات مبدل افزایشنده

در مبدل‌های افزایشنده، سه نوع اتلاف اصلی شامل اتلاف کلیدزنی، اتلاف هدایتی و اتلاف همزمان‌سازی وجود دارد که بازدهی مبدل را کاهش می‌دهند. اتلاف کلیدزنی به ظرفیت خازن معادلی که در گیت کلیدهای مبدل مدل می‌شود و به فرکانس کلیدزنی وابسته است. اتلاف هدایتی نیز ناشی از مقاومت کلیدها و مقاومت سلف بوده

و اتلاف همزمان سازی نیز بر اثر غیر ایده آل بودن زمان روشن و خاموش کلیدها ایجاد می شود. در ادامه به بررسی هر یک از این تلفات و روابط آن ها و تأثیر آن ها بر بازدهی مبدل می پردازیم.


۴-۲-۱ اتلاف کلیدزنی

عناصر نیمه هادی منبع اصلی تلفات در مبدل هستند. زمان روشن و خاموش کردن این عناصر در محدوده چند ده نانوثانیه تا چند میکروثانیه است اما طی کلیدزنی در این عناصر می تواند اتلاف توان بسیار بالایی رخ دهد. اگرچه زمان کلیدزنی عناصر نیمه هادی بسیار کوتاه است، اما متوسط افت توان می تواند قابل توجه باشد. این نوع از اتلاف توان وابستگی بسیار کمی به بار مبدل دارد اما به طور مستقیم به فرکانس کلیدزنی و خازن های ذاتی کلیدها و خازن های پارازیتی مبدل وابسته است.

در مبدل های افزایشنده، $C_{par,eff}$ ظرفیت کل خازن های پارازیتی در گره Sw (طبق شکل ۲-۹) بوده که شامل مجموع خازن پارازیتی تراشه، خازن پارازیتی سلف و خازن پد است، همچنین خازن $C_{DR,FET}$ مجموع ظرفیت خازن های ذاتی درین ترانزیستورهای NMOS و PMOS در گره Sw است که به دلیل کم بودن جریان در این مبدل ها و همچنین باتوجه به ابعاد ترانزیستورهای قدرت NMOS و PMOS، ظرفیت خازن $C_{par,eff}$ بیشتر از ظرفیت خازن های ذاتی ترانزیستورهاست. در مرحله دوم عملکرد مبدل افزایشنده آن جا که کلید سمت پایین خاموش و کلید سمت بالا روشن است و انرژی ذخیره شده در سلف به خروجی منتقل می شود، در گره Sw یا همان گره مشترک درین کلید NMOS و درین کلید PMOS، به دلیل وجود سلف و خازن پارازیتی $C_{par,eff}$ و خازن ورودی C_{in} ، مدار تشدید تشکیل می شود که در شکل ۲-۹ نشان داده شده است. در طول این تشدید، انرژی ذخیره شده در خازن $C_{par,eff}$ تا حدی در دیود بدنه کلید NMOS و در سلف پخش می شود. بطور مثال اگر مقدار خازن پارازیتی $C_{par,eff}$ را ۵ پیکو فاراد در نظر بگیرید. در فرکانس کلیدزنی ۱ کیلوهرتز و ولتاژ تغذیه ۱ ولت، این مبدل ۲/۵ نانوات توان به عنوان اتلاف کلیدزنی از دست خواهد داد. همچنین باید توجه داشت که باتوجه به طراحی تراشه و نوع سلف،

کنترل خازن $C_{par,eff}$ کار دشواری است. بنابراین فرکانس کلیدزنی مبدل برای کاهش تلفات و افزایش بازدهی مبدل باید به طور مناسب انتخاب شود [۹].

شکل ۹-۲ مدل اتلاف یک مبدل افزایشده را نشان می‌دهد که در واقع کلیدهای مبدل به صورت یک مقاومت و یک خازن در گیت (خازن‌های ذاتی ترانزیستور) و سلف نیز به همراه یک مقاومت سری (R_{ESR}) مدل شده است. یک خازن هم که شامل خازن‌های پارازیتی مبدل و خازن‌های ذاتی درین ترانزیستورهاست (C_{EFF}) در گره SW در نظر گرفته می‌شود.



شکل ۹-۲ مدل اتلاف مبدل افزایشده [۹]

چنانچه فرض کنیم مقاومت ورودی مبدل با مقاومت منبع TEG مطابقت دارد و MPPT برقرار است، باتوجه به اینکه مبدل در کدام حالت عملکرد خود قرار دارد می‌توان حداکثر توان خروجی مبدل را از رابطه‌ی ۹-۲ بدست آورد [۱۰]. رابطه‌ی ۹-۲ یک رابطه‌ی کلی برای محاسبه‌ی حداکثر توان مبدل است. در این رابطه f فرکانس کلیدزنی مبدل، L مقدار سلف، I_{peak} حداکثر جریان سلف و I_{min} جریان نشی سلف است که در حالت CCM مخالف صفر و در حالت DCM برابر با صفر است.

$$P_{max} = \frac{V_{TEG}^2}{4 \times R_{TEG}} = \frac{1}{2} \times f \times L \times (I_{peak}^2 - I_{min}^2) \quad (9-2)$$

با چشم پوشی از مقاومت کلید سمت پایین مبدل، از رابطه‌ی ۱۰-۲ می‌توان میزان حداکثر جریان سلف را نیز بدست آورد که در این رابطه t_{on} مدت زمان روشن بودن کلید سمت پایین مبدل است [۱۰].

$$I_{peak} = I_{min} + \frac{V_{TEG}}{2 \times L} \times t_{on} \quad (۱۰-۲)$$

$$I = \begin{cases} I_{min} + \frac{V_{TEG} \times t_{on}}{2 \times L} & \text{CCM} \\ \frac{V_{TEG} \times t_{LS}}{2 \times L} & \text{DCM} \end{cases} \quad (۱۱-۲)$$

با استفاده از رابطه ۹-۲ و باتوجه به مقدار I_{min} در هریک از حالت‌های مبدل می‌توان میزان بهینه فرکانس مبدل را بدست آورد. رابطه ۱۲-۲ فرکانس مبدل افزایشده در حالت DCM را نشان می‌دهد [۱۰].


$$f_D = \frac{V_{TEG}^2}{2 \times R_{TEG} \times L \times I_{peak}^2} \quad (۱۲-۲)$$

اتلاف کلیدزنی مبدل را می‌توان از رابطه ۱۳-۲ بدست آورد [۱۰]. در رابطه ۱۳-۲، P_{SW} توان اتلاف کلید زنی، $C_{G,P}$ و $C_{N,P}$ به ترتیب خازن‌های معادل گیت کلید سمت بالا و پایین مبدل هستند. λ_P و λ_N نیز ضریب مصرف توان بافرهای کلید سمت بالا و پایین و V_{out} ولتاژ خروجی مبدل است.

$$P_{SW} = f_D \times (\lambda_N C_{G,N} + \lambda_P C_{G,P}) \times V_{out}^2 \quad (۱۳-۲)$$

نتایج شبیه‌سازی اتلاف کلیدزنی یک مبدل افزایشده در [۱۰] در حالت‌های مختلف کاری به ازای تمام ورودی‌ها به صورت نمودار در شکل ۱۰-۲ نشان داده شده است. در حالت DCM حداکثر جریان سلف دو برابر I_{peak0} و در حالت CCM، $0/9$ برابر I_{peak0} در نظر گرفته شده است که I_{peak0} از رابطه ۱۴-۲ بدست می‌آید. همان‌طور که قابل مشاهده است مبدل در حالت DCM اتلاف کلیدزنی کمتری دارد.

$$I_{peak0} = \frac{V_{TEG}}{R_{TEG}} \quad (۱۴-۲)$$



شکل ۲-۱۰ نمودار اتلاف کلیدزنی یک مبدل افزایشدهنده در حالت‌های مختلف عملکرد آن [۱۰]

۲-۴-۲ اتلاف هدایتی

اتلاف هدایتی به طور مستقیم به مقاومت عناصر مبدل وابسته است و به فرکانس کلیدزنی بستگی ندارد. یک مثال از این نوع تلفات، مقاومتی است که کلید سمت پایین مبدل در هنگام روشن بودن از خود نشان می‌دهد. از آن‌جا که مدت زمان روشن بودن کلید سمت بالای مبدل کوتاه است بنابراین در اینجا می‌توان از اتلاف هدایتی کلید سمت بالا چشم‌پوشی کرد.


بطور کلی اصلی‌ترین اتلاف هدایتی مبدل افزایشدهنده ناشی از مقاومت سلف و مقاومتی است که کلیدها در زمان روشن بودن از خود نشان می‌دهند. رابطه ۲-۱۵ فرمول کلی اتلاف هدایتی را نشان می‌دهد [۹]. اما از آن‌جایی که تلفات هدایتی ناشی از مقاومت سلف و کلید سمت بالا نسبت به تلفات ناشی از مقاومت کلید سمت پایین اندک است، عمده تلفات هدایتی مبدل، ناشی از کلید سمت پایین در نظر گرفته می‌شود که با توجه به شکل ۲-۹ و از رابطه ۲-۱۶ محاسبه می‌گردد [۸]. در این دو رابطه P_{con} توان اتلاف هدایتی، R_{LS} مقاومت کلید سمت پایین، R_{HS} مقاومت کلید سمت بالای مبدل و R_{ESR} مقاومت اتلاف مدل شده سلف و R_{par} مقاومت تراشه است.

$$P_{con} = P_{loss,R_{LS}} + P_{loss,R_{HS}} + P_{loss,R_{ESR}} \quad (2-15)$$

$$P_{con} = \frac{I_{peak}^2 t_{on}}{3T} (R_{LS} + \frac{V_{in}}{V_{out}} R_{HS} + R_{ESR} + R_{par}) \quad (۱۶-۲)$$

وقتی مبدل افزایشنده در حالت DCM قرار دارد، اتلاف هدایتی متناسب با مجذور حداکثر جریان سلف است. در واقع هرچه حداکثر جریان سلف بیشتر باشد، تلفات هدایتی مبدل در حالت DCM بیشتر است و در نتیجه با افزایش تلفات، بازدهی مبدل کاهش می‌یابد.

نتایج شبیه‌سازی اتلاف هدایتی یک مبدل افزایشنده در [۱۰] در حالت‌های مختلف و در تمام بازه ورودی به صورت نمودار در شکل ۱۱-۲ نشان داده شده است. در حالت DCM حداکثر جریان سلف دو برابر I_{peak0} و در حالت CCM، ۰.۹ برابر I_{peak0} در نظر گرفته شده است که I_{peak0} از رابطه ۱۴-۲ بدست می‌آید. همان‌طور که قابل مشاهده است اتلاف هدایتی مبدل در حالت DCM بیشتر است زیرا حداکثر جریان سلف در این حالت بیشتر است.



شکل ۱۱-۲ نمودار اتلاف هدایتی یک مبدل افزایشنده در حالت‌های مختلف عملکرد [۱۰]

۳-۴-۲ اتلاف همزمان‌سازی

تلفات همزمان‌سازی یکی دیگر از انواع تلفات مبدل افزایشنده است که مربوط به ناهماهنگی و غیرایده‌آل بودن زمان روشن و خاموش شدن کلیدهاست. جزییات بیشتر این تلفات در [۱۱] تحلیل شده است. برای کاهش تلفات همزمان‌سازی مبدل باید برای روشن و خاموش کردن کلیدها از مدار کنترل زمان مرده استفاده شود. البته برای کاهش این تلفات به کلیدهایی که در زمان خاموش بودن جریان صفر دارند، نیز نیاز است.

۵-۲ روش‌های افزایش بازدهی

همان‌طور که گفته شد محققان پیرامون افزایش بازدهی مبدل‌های افزایش‌دهنده تحقیقات زیادی انجام داده‌اند و به مقادیر نسبتاً مطلوبی در بازدهی مبدل دست یافته‌اند. چندین نکته مهم در مبدل وجود دارد که سبب افزایش بازدهی می‌شود.

برای انتقال بیشترین توان به خروجی باید بتوانیم بیشترین توان ممکن را از TEG دریافت کنیم که برای این کار محققان روشی تحت عنوان MPPT را ارائه کرده‌اند. زمانی بیشترین توان از یک منبع به یک مدار منتقل می‌شود که مقاومت منبع با مقاومت ورودی آن مدار مطابقت داشته باشد. این روش ارائه شده توسط محققان به تطبیق امپدانس بین TEG و مبدل می‌پردازد که در فصل بعد با انواع و روش‌های پیاده‌سازی آن آشنا خواهیم شد. دقت کلیدزنی مبدل در میزان بازدهی تأثیر بسزایی دارد. کلید سمت بالای مبدل در حالت DCM اگر خیلی زود خاموش شود یعنی قبل از اینکه جریان سلف به صفر برسد، این امر موجب یک بالازدگی ولتاژ در گره V_{sw} می‌شود زیرا سلف از طریق دیود بدنه کلید سمت بالا شروع به شارژ شدن می‌کند و به اندازه یک ولتاژ آستانه ترانزیستور علاوه بر ولتاژ پیشین خودش شارژ می‌شود [۱۲]. از طرفی اگر این کلید دیر خاموش شود سبب ایجاد جریان منفی شده و خازن خروجی تا زمان بسته شدن این کلید دشارژ می‌شود. به همین سبب محققان روش ZCS را برای کلیدزنی دقیق و افزایش بازدهی مبدل ارائه کرده‌اند. در فصل بعد این روش و انواع و نحوه پیاده‌سازی آن را مرور خواهیم کرد.

یکی دیگر از راه‌های افزایش بازدهی که تاکنون ارائه شده است، مبدل‌های افزایش‌دهنده چند ورودی و چند خروجی است. در تحقیقات اخیر مبدل‌هایی ارائه شده‌اند که چندین TEG به عنوان ورودی در نظر گرفته می‌شود و در هر چرخه کار مبدل هر کدام که دارای توان بیشتری است به عنوان ورودی انتخاب می‌شود.

فصل ۳

مدارهای کنترل مبدل افزایشده

۳-۱ مقدمه

مبدل افزاینده برای هدایت کلیدها و زمان‌بندی آن‌ها احتیاج به مدار کنترل دارد. همان‌طور که در بخش قبل گفته شد در واقع هدایت کلیدها تأثیر بسزایی در بازدهی مبدل دارد. همچنین باید در نظر داشت تمامی این مدارها از خروجی مبدل تغذیه می‌شوند و باید از نظر مصرف توان تا حد امکان بهینه باشند که سبب کاهش بازدهی مبدل نشود. در این بخش به بررسی روش‌های بهینه کنترل مبدل پرداخته شده و چگونگی پیاده‌سازی آن‌ها در تحقیقات اخیر شرح داده می‌شود.

۳-۲ ردیابی نقطه بیشینه توان (MPPT)

از آنجا که توان خروجی TEG بسیار کوچک است و از طرفی انتظار بر این است که بیشترین توان در خروجی مبدل حاصل شود به همین دلیل باید بیشترین توان از مولد TEG استخراج شود و در اختیار مبدل قرار گیرد. با توجه به نظریه تحویل توان، توان استخراج شده از مولد در صورتی به حداکثر مقدار خود می‌رسد که امپدانس ورودی مبدل (R_{EQ}) با امپدانس منبع (R_{TEG}) مطابقت داشته باشد.

مقاومت ورودی مبدل از رابطه ۳-۱ بدست می‌آید که در این رابطه f_s فرکانس کلیدزنی مبدل و D_1 چرخه‌وظیفه^۱ سیگنال هدایتی کلید سمت پایین مبدل است [۴]. با توجه به این رابطه مقاومت ورودی مبدل به فرکانس کلیدزنی مبدل و زمان روشن بودن کلید سمت پایین آن بستگی دارد. به عبارتی در صورتی که تطبیق امپدانس بین مولد ترموالکتریک و مبدل برقرار نباشد، از آنجا که مقدار سلف ثابت است، مدار کنترل برای تطبیق امپدانس باید فرکانس کلیدزنی مبدل یا زمان روشن بودن کلید سمت پایین را تغییر دهد. در حقیقت دو نوع روش برای پیاده‌سازی MPPT داریم. اولین روش مبتنی بر تغییر فرکانس کلیدزنی مبدل یا PFM^۲ است و دومین روش

^۱ Duty cycle

^۲ Pulse Frequency Modulation

نیز براساس تغییر زمان روشن بودن کلید سمت پایین مبدل است که با تغییر عرض پالس هدایتی کلید سمت پایین یا همان PWM^۱ حاصل می‌شود.

$$R_{EQ} = \frac{2Lf_s}{D_1^2} = \frac{2LT}{t_{on}^2} \quad (۱-۳)$$


اگر مقاومت ورودی مبدل با مقاومت TEG مطابقت داشته باشد ولتاژی که در ورودی مبدل قرار خواهد گرفت برابر با نصف ولتاژ مدار باز TEG است. در نتیجه از این موضوع می‌توان برای برقراری MPPT استفاده کرد که اگر ولتاژی کمتر از نصف ولتاژ مدار باز TEG در ورودی مبدل باشد باید مقاومت ورودی مبدل افزایش یابد که همان‌طور که از رابطه ۱-۳ پیداست، این عمل با کاهش فرکانس کاری مبدل و یا کاهش t_{on} اتفاق خواهد افتاد. همچنین اگر ولتاژ ورودی مبدل بیشتر از نصف ولتاژ مدار باز مولد TEG باشد نیز باید بالعکس تغییرات ذکر شده عمل کرد.

۳-۳ تشخیص جریان صفر (ZCS)


تشخیص جریان صفر سلف یکی از عواملی است که سبب افزایش بازدهی مبدل می‌شود. از این روش برای هدایت کلید سمت بالای مبدل استفاده می‌شود. شکل ۱-۳ مدار یک مبدل افزایشی و شکل ۲-۳ شکل موج جریان سلف همراه با شکل موج هدایتی کلیدها وقتی که کلید سمت بالای مبدل زود، دیر و به موقع خاموش می‌شود را نشان می‌دهد. کلید سمت بالای مبدل اگر دیر خاموش شود سبب ایجاد جریان منفی در سلف شده و در حقیقت سلف از خازن خروجی جریان کشیده و باعث دشارژ شدن خازن و کاهش ولتاژ خروجی و در نتیجه کاهش بازدهی می‌شود (شکل ۲-۳-الف). همچنین اگر این کلید زود خاموش شود یعنی قبل از اینکه جریان سلف به صفر برسد. این امر موجب یک بالازدگی ولتاژ در گره V_{sw} می‌شود زیرا سلف از طریق دیود بدنه کلید سمت بالا شروع به شارژ شدن می‌کند و به اندازه یک ولتاژ آستانه ترانزیستور علاوه بر ولتاژ پیشین خودش

^۱ Pulse Width Modulation

شارژ می‌شود و سبب کاهش بازدهی می‌شود (شکل ۳-۲-ب). شکل ۳-۲-ج نیز زمان‌بندی یک مبدل دارای مدار ZCS دقیق را نشان می‌دهد که کلید سمت بالا درست در زمانی که جریان سلف به صفر رسیده، خاموش شده است.




شکل ۳-۱ مدار مبدل افزایشی [۶]



شکل ۳-۲ نمودار زمان‌بندی جریان سلف و ولتاژ گره میانی مبدل در حالات مختلف (الف) در حالتی که کلید سمت بالا به موقع خاموش شود (ب) در حالتی که کلید سمت بالا زود خاموش شود (ج) در حالتی که کلید سمت بالا دیر خاموش شود [۶]

۴-۳ چگونگی پیاده‌سازی MPPT و ZCS و مروری بر کارهای پیشین


در [۲] از دو روش MPPT و ZCS برای عملکرد بهینه مبدل استفاده شده است. همان‌طور که در بخش ۱-۳ گفته شد از قضیه تحویل توان می‌دانیم شرط انتقال حداکثر توان به مبدل، تطبیق امپدانس ورودی مبدل با امپدانس خروجی TEG است، در نتیجه باید ولتاژی به اندازه نصف ولتاژ مدار باز TEG در ورودی مبدل قرار بگیرد. در این مبدل برای پیاده‌سازی MPPT به روش PFM ابتدا یک مقایسه‌گر برای مقایسه ولتاژ ورودی مبدل با نصف ولتاژ مدار باز TEG به کار گرفته شده و سپس از یک نوسان‌ساز کنترل شده با ولتاژ^۱ استفاده می‌شود که باتوجه به خروجی مقایسه‌گر جهت تطبیق امپدانس ورودی مبدل فرکانس آن قابل تنظیم است. در واقع فرکانس VCO همان‌گونه که در بخش ۱-۳ ذکر کردیم، مطابق با رابطه ۱-۳ برای تنظیم مقاومت ورودی مبدل تغییر می‌کند. ساختار کلی مبدل [۲] به همراه MPPT آن در شکل ۳-۳ نشان داده شده است.



شکل ۳-۳ طرح کلی مبدل افزایشنده به همراه ساختار MPPT [۲]

^۱ Voltage Controlled Oscillator (VCO)

این مبدل افزاینده [۲] که در حالت DCM طراحی شده، از روش ZCS نیز برای هدایت کلید سمت بالا استفاده می‌کند. در این مبدل از یک مدار تولیدکننده تک‌پالس^۱ و یک مقایسه‌گر برای پیاده‌سازی ZCS استفاده شده است. طرح کلی این مدار در شکل ۴-۳ نشان داده شده است.




شکل ۴-۳ طرح کلی مولد تک‌پالس (الف) طرح اولیه مولد تک‌پالس (ب) نمودار زمان‌بندی مولد تک‌پالس اولیه (ج) طرح اصلاح شده مولد تک‌پالس (د) نمودار زمان‌بندی مولد تک‌پالس اصلاح شده [۲]

شکل ۴-۳(الف) مولد پالس با استفاده از یک تأخیر RC را نشان می‌دهد. هنگامی که پالس ورودی IN یک شود، V_{M1} صفر می‌شود. سپس V_{M1} ، مادامی که خازن C از طریق مقاومت R شارژ می‌شود، شروع به افزایش می‌کند. زمان شارژ خازن C حدود $0.7RC$ است و عرض پالس خروجی توسط این زمان تعیین می‌شود اما چون مقادیر R و C ثابت هستند بنابراین عرض پالس خروجی را نمی‌توان کنترل کرد. و از طرفی اگر ورودی IN حاوی چند پالس نزدیک به هم باشند، به خازن C زمان مورد نیاز برای تخلیه کامل داده نمی‌شود و در نتیجه سبب ایجاد پالس‌هایی با عرض متفاوت در خروجی می‌شود که در شکل ۴-۳(ب) قابل مشاهده است. با گذاشتن کلید S₆ و آشکار ساز لبه بالارونده مشکل تخلیه کامل خازن حل شده و پالس‌هایی با عرض یکسان در خروجی تشکیل

¹ One shot pulse generator

می‌شود اما به جای مقاومت نیز از یک منبع جریان برای کنترل عرض پالس خروجی استفاده شده است و در نهایت طرح کامل این مولد پالس در شکل ۳-۴ (ج) و شکل موج خروجی آن در شکل ۳-۴ (د) نشان داده شده است.


در مرجع [۲] برای پیاده‌سازی ZCS، ابتدا براساس مقایسه ولتاژ خروجی مبدل با ولتاژ V_{sw} یک جریان تولید می‌شود سپس این جریان با شارژ و دشارژ خازن مولد پالس، سیگنال کنترل شده‌ای تولید می‌کند که می‌تواند کلید سمت بالای مبدل را هدایت کند. طرح کامل مدار ZCS در شکل ۳-۵ نشان داده شده است. طراحان این مبدل با استفاده از روش MPPT و ZCS به حداکثر بازدهی ۷۲/۲٪ در ولتاژ ورودی ۵۰ میلی‌ولت دست یافته‌اند.



شکل ۳-۵ طرح کامل مدار ZCS [۲]

در [۳] نیز از MPPT به روش PFM برای هدایت کلید سمت پایین مبدل استفاده می‌شود. در این تحقیق یک مقایسه‌گر ولتاژ ورودی مبدل را در هر چرخه با نصف ولتاژ مدار باز TEG مقایسه می‌کند، چنانچه تطبیق امپدانس برقرار نباشد، بسته به نتیجه مقایسه توسط یک مدار دیجیتال فرکانس نوسان‌ساز را تغییر می‌دهد تا مبدل به نقطه حداکثر توان دست پیدا کند. شکل ۳-۶ طرح کلی مبدل این تحقیق را نشان می‌دهد. مشخصات مقایسه‌گر در این روش از اهمیت بالایی برخوردار است زیرا که دقت مقایسه در حقیقت تنظیم‌کننده میزان تطابق امپدانس‌هاست. همچنین تمامی این مدارهای کنترل باید از نظر مصرف توان تا حد امکان بهینه باشند تا سبب افت بازدهی نشوند.

مبدل شکل ۶-۳ در حالت DCM طراحی شده و از روش ZCS برای هدایت کلید سمت بالای آن استفاده شده است. برای پیاده‌سازی روش ZCS در این تحقیق از یک مقایسه‌گر برای مقایسه ولتاژ گره میانی و ولتاژ خروجی استفاده شده است که در حقیقت ولتاژ دو سر کلید سمت بالای مبدل یعنی دو گره V_{DDO} و L_{IN} در شکل ۶-۳ را مقایسه می‌کند و زمانی که ولتاژ این دو گره باهم برابر شوند، کلید سمت بالای مبدل باید خاموش شود. در نتیجه یک مدار دیجیتال باتوجه به نتیجه مقایسه ولتاژ این دو گره کلید سمت بالای مبدل را هدایت می‌کند. در این روش دقت و مشخصات مقایسه‌گر نیز اهمیت دارد. در این تحقیق با تنظیم آفست^۱ مقایسه‌گر ZCS به اندازه ۲/۸ میلی‌ولت، تأخیر ناشی از مدار دیجیتال جبران شده و در حقیقت مدار ZCS برای کنترل کلید سمت بالای مبدل از دقت خوبی برخوردار است. این مبدل با استفاده از روش MPPT و ZCS به بازدهی ۷۴/۵٪ در ولتاژ ورودی ۷۰ میلی‌ولت رسیده است.




شکل ۶-۳ طرح کلی مبدل افزایشنده و مدارهای کنترل آن [۳]


در [۴] نیز مبدل افزایشنده در حالت DCM طراحی شده و از روش MPPT برای هدایت کلید سمت پایین آن استفاده شده است. در این تحقیق نیز همچون مرجع [۳]، MPPT با استفاده از یک مقایسه‌گر و مدار کنترل

^۱ Offset

دبجیتالی به روش PFM پیاده‌سازی شده است. در واقع یک مقایسه‌گر با مقایسه ولتاژ ورودی مبدل با نصف ولتاژ مدار باز TEG که از قبل روی یک خازن نمونه‌برداری شده است، صفر یا یک تولید می‌کند و یک شمارنده بالا و پایین‌شمار با استفاده از نتیجه مقایسه فرکانس را کاهش و افزایش می‌دهد و این حلقه تا زمانی که تطبیق امپدانس در ورودی مبدل رخ دهد و ولتاژ ورودی مبدل با نصف ولتاژ مدار باز TEG برابر شود، ادامه خواهد داشت. طرح کلی مدار مبدل [۴] در شکل ۷-۳(الف) و ساختار کلی MPPT این مبدل نیز در شکل ۷-۳(ب) نشان داده شده است.



(الف)




(ب)

شکل ۷-۳ طرح کلی مدار مبدل افزایشنده و مدار MPPT (الف) طرح مبدل افزایشنده (ب) طرح مدار MPPT [۴]

همچنین در [۴] برای هدایت کلید سمت بالای مبدل از روش ZCS استفاده شده است. در این تحقیق برای پیاده‌سازی ZCS از یک مقایسه‌گر برای مقایسه ولتاژ خروجی با ولتاژ گره X و یک مدار تولیدکننده تک‌پالس


استفاده شده است. طرح کلی مدار ZCS این مبدل در شکل ۳-۸ (الف) نشان داده شده است. زمانی که کلید MP_4 (کلید سمت بالای مبدل) روشن می‌شود، V_X با V_O مقایسه می‌شود. اگر V_X بزرگ‌تر از V_O باشد، مقایسه‌گر ZCS سیگنال UP را تولید می‌کند و جریان شارژ برای تولیدکننده تک‌پالس را کاهش می‌دهد تا با این کار t_{off} افزایش یابد و بالعکس، اگر V_X از V_O کوچک‌تر باشد، t_{off} کاهش می‌یابد. شکل ۳-۸ (ب) ولتاژ گره X بدون مدار ZCS و همچنین با مدار ZCS را نشان می‌دهد و آشکار است که کلید MP_4 بدون حضور مدار ZCS پیش از اینکه جریان سلف به صفر برسد، خاموش شده است و در حضور مدار ZCS زمانی که V_{SW} به V_{OUT} نزدیک و جریان سلف صفر شده، MP_4 نیز خاموش می‌شود. این تحقیق با استفاده از روش MPPT و ZCS به بازدهی ۶۰٪ در ورودی ۱۲۰ میلی‌ولت رسیده است.



شکل ۳-۸ مبدل افزایشده (الف) مدار ZCS (ب) نمودار عملکرد مبدل در حضور و عدم حضور مدار ZCS [۴]

مبدل دیگری که در حالت DCM طراحی شده است و از روش کنترل PFM نیز به منظور کاهش تلفات و بهبود بازدهی استفاده کرده، در [۵] ارائه شده است. شکل ۳-۹ طرح کلی مدار MPPT در این مبدل را نشان می‌دهد. تطبیق امپدانس در این مدار نیز به روش PFM انجام می‌شود. با تغییر فرکانس از طریق نوسانگر کنترل‌شده با ولتاژ (VCO)، امپدانس ورودی مبدل هم تغییر می‌کند و سپس MPPT برقرار می‌شود. برای پیاده‌سازی مدار

MPPT در این مبدل در ابتدا از یک مقایسه‌گر برای مقایسه ولتاژ ورودی مبدل با نصف ولتاژ مدار باز مولد TEG استفاده شده است سپس یک پمپ بار^۱ با محدود کردن جریان بایاس توان مصرفی مدار MPPT را برای رسیدن به بازدهی مطلوب در مبدل کاهش می‌دهد. در مرحله بعد یک فیلتر طراحی شده است که تغییرات ناگهانی امپدانس را کاهش داده و سپس در مرحله آخر ساختار MPPT این مبدل از یک VCO برای کنترل فرکانس و تطبیق امپدانس مبدل استفاده شده است.




شکل ۳-۹ طرح مدار MPPT مبدل افزایشنده [۵]

همچنین در این مبدل از روش ZCS برای هدایت کلید سمت بالا استفاده شده است. همان‌طور که در بخش ۳-۳ ذکر شد اگر کلید سمت بالا زود خاموش شود، یک بالازدگی در ولتاژ V_{sw} اتفاق افتاده و اگر این کلید دیر خاموش شود سبب جریان منفی سلف و یک پایین‌زدگی در V_{sw} می‌شود و این رویداد را می‌توان به وضوح در نمودار شکل ۳-۱۰ مشاهده کرد. در مبدل [۵] از این بالازدگی و پایین‌زدگی در ولتاژ گره V_{sw} برای کنترل ZCS استفاده شده است.

¹ Charge Pump


برای پیاده‌سازی ZCS در این مبدل، یک آرایه ۸ تایی از تأخیرهای متفاوت در نظر گرفته شده است که توسط یک مالتی‌پلکسر می‌توان پالس هدایت‌کننده کلید سمت پایین را با یک تأخیر مناسب به پالس مطلوبی برای هدایت کلید سمت بالا تبدیل کرد.



شکل ۳-۱۰ نمودار جریان سلف در صورت عدم وجود مدار ZCS [۵]

در این طراحی یک فلیپ‌فلاپ D برای تشخیص بالازدگی و پایین‌زدگی ولتاژ V_{sw} به کار گرفته شده که باتوجه به این ولتاژ خروجی فلیپ‌فلاپ می‌تواند صفر یا یک باشد. در مرحله بعد از یک شمارنده بالا و پایین‌شمار استفاده شده است که این شمارنده نقش انتخاب تأخیر مناسب را برای مالتی‌پلکسر ایفا می‌کند. در حقیقت ابتدا ولتاژ V_{sw} توسط فلیپ‌فلاپ نمونه‌برداری شده و اگر حاوی بالازدگی باشد خروجی فلیپ‌فلاپ یک می‌شود. در این صورت شمارنده با دریافت سیگنال یک از فلیپ‌فلاپ به صورت افزایشی شروع به شمارش می‌کند و تأخیر طولانی‌تری را در مدار قرار می‌دهد زیرا بالازدگی به این معناست که کلید سمت بالای مبدل زود خاموش شده است. همچنین اگر V_{sw} حاوی پایین‌زدگی باشد، خروجی فلیپ‌فلاپ صفر شده و شمارش به صورت کاهشی خواهد بود تا مالتی‌پلکسر تأخیر کوتاه‌تری را انتخاب کند، زیرا پایین‌زدگی V_{sw} گویای آن است که کلید سمت

بالا دیر خاموش شده است. طرح کلی مدار ZCS مبدل [۵] در شکل ۱۱-۳ نشان داده شده است. مبدل [۵] با استفاده از روش MPPT و ZCS به بازدهی ۶۱/۱۵٪ در ولتاژ ورودی ۱۴۰ میلی‌ولت رسیده است.



شکل ۱۱-۳ طرح مدار ZCS مبدل افزاینده [۵]


طرح کلی مبدل [۱۳] در شکل ۱۲-۳ (الف) نشان داده شده است. این مبدل نیز در حالت DCM و به کمک دو روش کنترلی MPPT و ZCS طراحی شده است. در این مبدل برای پیاده‌سازی MPPT به روش PWM ابتدا از یک مقایسه‌گر برای مقایسه ولتاژ ورودی مبدل با نصف ولتاژ مدار باز TEG استفاده شده است. سپس یک مبدل آنالوگ به دیجیتال تقریب متوالی^۱ آرایه‌ای از خازن‌های مختلف را برای ایجاد تأخیرهای متفاوت کنترل می‌کند تا سیگنال مناسب جهت برقرار کردن MPPT تولید کند. هنگامی که ولتاژ ورودی مبدل بیشتر از نصف ولتاژ مدار باز TEG است، t_{on} بیشتری برای کلید سمت پایین تولید می‌شود تا مقاومت ورودی کاهش یابد و هنگامی که ولتاژ ورودی کمتر از نصف ولتاژ مدار باز TEG است، t_{on} کاهش می‌یابد. براساس نتیجه مقایسه ولتاژ ورودی با ولتاژ مدار باز، SAR-ADC یک سیگنال شش بیتی از بیت پرارزش Q_5 تا بیت کم‌ارزش Q_0 که به ترتیب بزرگترین تا کوچکترین خازن را نشان می‌دهد، تولید می‌کند. شکل ۱۲-۳ (ب) مدار پیاده‌سازی MPPT این مبدل را نشان می‌دهد.

^۱ Successive Approximation Register Analog to Digital Converter (SAR-ADC)



در مرجع [۱۳] هدف طراحی یک مبدل افزایشنده بهینه با محدوده وسیعی از ولتاژ ورودی بوده است. برای بازه ولتاژ ورودی ۲۰ تا ۳۰۰ میلی‌ولت زمان روشن شدن کلید سمت بالا نیاز به دامنه بسیار وسیعی دارد تا مبدل به راندمان مطلوبی برسد. در حقیقت محدوده زمان روشن شدن کلید سمت بالا حدوداً از ۱/۵۶ تا ۲۲/۲۸ میکروثانیه است. در این طراحی به جای استفاده مستقیم از مبدل SAR با تعداد بیت زیاد، زمان روشن شدن کلید سمت بالا بر اساس ولتاژ مدار باز مولد TEG به سه دسته تقسیم شده است. برای ولتاژهای ورودی ۲۰ تا ۶۰ میلی‌ولت، ۱/۵۶ تا ۴/۹۴ میکروثانیه و برای ولتاژهای ورودی ۶۰ تا ۱۲۰ میلی‌ولت، ۴/۹۴ تا ۹۶/۷۶ میکروثانیه و برای ولتاژهای ورودی ۱۲۰ تا ۳۰۰ میلی‌ولت، ۹/۷۶ تا ۲۲/۲۸ میکروثانیه زمان برای روشن بودن کلید سمت بالای مبدل تنظیم شده است.

طرح مدار ZCS این مبدل در شکل ۳-۱۳ نشان داده شده است. در ابتدا ولتاژ ورودی با دو مرجع ولتاژ ۶۰ و ۱۲۰ میلی‌ولت مقایسه و دو بیت S_0 و S_1 تولید می‌شود. سپس این دو سیگنال تعیین‌کننده تأخیر مناسب هستند که برای هر ولتاژ ورودی این تأخیر مناسب منحصر به فرد است. هنگامی که S_0 و S_1 در حالت ۰۰ باشد، خازن‌های کوچک $Q'[0:5]$ در ساختار تأخیر انتخاب می‌شوند. همچنین خازن‌های متوسط $Q'[1:6]$ در حالتی که S_0 و S_1 به صورت ۱۰ و خازن‌های بزرگ $Q'[2:7]$ در حالت ۱۱ انتخاب می‌شوند. بعد از انتخاب بانک خازنی مناسب باتوجه به ولتاژ ورودی با استفاده از مقایسه ولتاژ خروجی مبدل با ولتاژ گره میانی (Sw) و به کمک یک مبدل آنالوگ به دیجیتال SAR تأخیر مناسب انتخاب شده و جریان مبدل در صفر قطع می‌شود. این مبدل با روش‌های کنترلی شرح داده شده به بازدهی ۹۱٪ در بازه ولتاژ ورودی ۱۰۰ تا ۳۰۰ میلی‌ولت رسیده است.



شکل ۳-۱۳ طرح مدار ZCS [۱۳]

در طراحی مبدل افزایشدهنده [۱۰] هدف بازدهی بالا، طیف گسترده ورودی و کاهش حداقل ولتاژ مدار باز مورد نیاز برای استحصال انرژی TEG بوده است. برای افزایش بازدهی در توان ورودی بالا، به جای حالت DCM، حالت هدایت بحرانی CRM برای این مبدل طراحی شده است. در این مبدل با کنترل حداکثر جریان سلف، اتلاف هدایتی


کلیدها کاهش داده شده و همچنین برای کاهش اتلاف کلیدزنی در حالت CRM از روش AORS^۱ و یا مقاومت تطبیقی استفاده شده است. مبدل به کمک دو روش MPPT و ZCS نیز کنترل می‌شود.

یک روش کارآمد برای افزایش بازدهی مبدل افزایش تلفات با استفاده از کنترل مقاومت کلیدهاست که مرجع [۱۰] از این روش به همراه روش‌های MPPT و ZCS برای افزایش بازدهی مبدل استفاده کرده است. اتلاف کلیدزنی، اتلاف توان غالب در توان‌های ورودی پایین است که به اندازه کلیدهای مبدل بستگی دارد. هرچه ابعاد کلیدها کوچکتر، خازن گیت کوچکتر و اتلاف کلیدزنی کمتر است. اگرچه ابعاد کوچک کلید مبدل منجر به مقاومت بزرگتر می‌شود که بازدهی در توان ورودی بالا را کاهش می‌دهد (زیرا اتلاف هدایتی در توان‌های ورودی بالا غالب است). به همین دلیل در این تحقیق از چندین کلید استفاده شده است که در توان‌های ورودی پایین ابعاد کلیدها به گونه‌ای تنظیم شود که اتلاف کلیدزنی کاهش یابد و همچنین در توان‌های متوسط که هم اتلاف کلیدزنی و هم اتلاف هدایتی غالب هستند ابعاد کلیدهای مبدل به گونه‌ای تنظیم می‌شود که بازدهی بهینه شود. در توان‌های ورودی بالا نیز ابعاد کلیدها به گونه‌ای تنظیم می‌شود که اتلاف هدایتی کاهش پیدا کند و در واقع ابعاد کلیدها برای کاهش مقاومت آن و اتلاف هدایتی افزایش می‌یابد.

بازدهی مبدل افزایش می‌تواند با کاهش مقاومت کلیدهای مبدل به بهای افزایش حداقل ولتاژ مدار باز TEG، افزایش یابد. در این طراحی برای حل این مشکل از روش AORS یا مقاومت تطبیقی استفاده شده است. همان‌طور که در شکل ۳-۱۴ نشان داده شده است کلید سمت پایین مبدل به سه کلید موازی N_1 ، N_2 و N_3 و همچنین کلید سمت بالای مبدل نیز به سه کلید موازی P_1 ، P_2 و P_3 تقسیم شده است. اگر توان ورودی مبدل کم باشد، کلید N_1 به عنوان کلید سمت پایین و کلید P_1 به عنوان کلید سمت بالا در مبدل قرار می‌گیرد در حالی که کلیدهای دیگر برای به حداقل رساندن اتلاف کلیدزنی همواره خاموش هستند. همچنین اگر توان ورودی متوسط

^۱ Adaptive On Resistance Switch


باشد دو کلید موازی N_1 و N_2 به عنوان کلید سمت پایین و دو کلید موازی P_1 و P_2 به عنوان کلید سمت بالا در مبدل انتخاب می‌شوند درحالی‌که N_3 و P_3 برای رسیدن به یک تعادل بین اتلاف کلیدزنی و اتلاف هدایتی خاموش هستند. اگر توان ورودی به اندازه کافی زیاد باشد، همه‌ی این کلیدها برای حداقل کردن مقاومت ناشی از کلیدها در زمان روشن بودن و اتلاف هدایتی در مبدل قرار می‌گیرند.



شکل ۳-۱۴ مبدل افزایشنده [۱۰]

شکل ۳-۱۵ طرح کلی مدار MPPT مبدل افزایشنده [۱۰] را نشان می‌دهد. مقایسه‌گر CP_MPPT به ازای هر ۱۶ کلاک یک بار ولتاژ ورودی V_{IN} را با نصف ولتاژ V_s (ولتاژ مدار باز TEG) مقایسه می‌کند تا بیت‌های کنترلی B1 تا B5 را تغییر دهد. برای تنظیم و بررسی MPPT در این مبدل یک سیگنال پنج بیتی طراحی شده است. اگر ولتاژ ورودی V_{IN} از نصف ولتاژ V_s کمتر باشد، زمان روشن شدن کلید سمت پایین مبدل کاهش و مقاومت ورودی مبدل افزایش یابد. در مقابل، اگر V_{IN} از نصف ولتاژ V_s بزرگتر باشد زمان روشن شدن کلید افزایش و مقاومت ورودی مبدل کاهش خواهد یافت. زمان روشن شدن کلید سمت پایین می‌تواند از ۱۰ تا ۲۶ میکروثانیه با گام ۰/۵ میکروثانیه تغییر کند، یعنی در این مبدل MPPT به روش PWM پیاده‌سازی شده است. از آنجا که ممکن است

ولتاژ ورودی کمتر از چند ده میلی‌ولت شود، آفست مقایسه‌گر CP_MPPT اهمیت زیادی دارد که در این طرح از روش‌های حذف آفست^۱ برای بهبود دقت استفاده شده است.




شکل ۳-۱۵ طرح کلی مدار MPPT مبدل افزایشنده [۱۰]

برای پیاده‌سازی روش ZCS در این مبدل [۱۰] از یک مقایسه‌گر برای مقایسه ولتاژ خروجی با ولتاژ گره SW استفاده شده است که از آنجایی که این مبدل در حالت CRM کار می‌کند، این مقایسه‌گر نیز باید با دقت مناسبی این دو ولتاژ را مقایسه کند و سپس کلید سمت بالای مبدل را قطع کند. در مقایسه‌گر ZCS این مبدل از روش حذف آفست نیز استفاده شده است. این مبدل در حالت CRM با استفاده از روش MPPT و ZCS و همچنین با استفاده از سه کلید سمت بالا و پایین برای کاهش تلفات مبدل دارای بازدهی ۹۰/۸٪ در ولتاژ ورودی ۱۸۰ میلی‌ولت و بازدهی ۶۰٪ در ولتاژ ورودی ۲۰ میلی‌ولت است.

مبدل دیگری در [۱۴] در حالت DCM و CRM طراحی شده است. این مبدل نیز برای بهبود بازدهی از روش MPPT و ZCS بهره گرفته است اما ایده اصلی که محققان در آن برای افزایش بازدهی به کار گرفته‌اند کاهش اتلاف هدایتی است. همان‌طور که در فصل قبل ذکر شد، از رابطه ۲-۱۶ پیداست که اتلاف هدایتی مبدل افزایشنده

^۱ Offset Cancellation

به حداکثر جریان سلف بستگی دارد. کنترل زمان روشن بودن کلید سمت پایین منجر به کنترل حداکثر جریان سلف می‌شود. در این تحقیق نیز با کنترل زمان روشن بودن کلید سمت پایین، جریان سلف در حالت بهینه انتخاب می‌شود که در نهایت سبب کاهش اتلاف هدایتی و بهبود بازدهی مبدل می‌گردد. در این تحقیق یک کنترل‌کننده با توان مصرفی کم ارائه شده تا حداکثر جریان سلف را برای مبدل کنترل کند. شکل ۳-۱۶ طرح کلی مبدل افزایشنده [۱۴] را نشان می‌دهد.




شکل ۳-۱۶ طرح کلی مبدل افزایشنده [۱۴]

شکل ۳-۱۷ (الف) نیز مداری که برای کنترل حداکثر جریان سلف استفاده می‌شود، را نشان می‌دهد. در طول فاز ϕ_1 گره a به V_I متصل شده و V_{CLS} زمین می‌شود، همچنین مقایسه‌گر C_2 غیرفعال و خروجی LS زمین می‌شود. ترانزیستور M_{P1} ولتاژ گره b را به اندازه $V_I + V_{TM1}$ تنظیم می‌کند که ولتاژ آستانه ترانزیستور است. در فاز ϕ_2 گره a به زمین وصل می‌شود و گره‌های b و c دیگر به هم وصل نیستند. ابعاد ترانزیستور M_1 به گونه‌ای طراحی شده است که این ترانزیستور در ناحیه اشباع باشد و جریان I_{LSAT1} را تنظیم کند.

با توجه به رابطه ۳-۲ [۱۴] جریان تولید شده برای کنترل LS متناسب با مجذور ولتاژ ورودی V_I است. این جریان از طریق آینه جریان خازن C_{LS} را شارژ می‌کند. اولین بار که ϕ_2 یک می‌شود، LS نیز یک شده و خازن

شروع به شارژ می‌کند. هنگامی که ولتاژ خازن C_{LS} از V_I عبور کند خروجی مقایسه‌گر C_1 صفر شده و فلیپ فلاپ D را ریست و LS را زمین می‌کند. شکل ۳-۱۷ (ب) نمودار زمان بندی برای تولید LS را نشان می‌دهد. در واقع در این مبدل با روش PWM جریان سلف همزمان با برقراری MPPT کنترل شده است.

$$I_{LSctl} = k(V_I + V_{TM1} - V_{TM1})^2 = k(V_I)^2 \quad (۲-۳)$$




شکل ۳-۱۷ (الف) مدار کنترل جریان مبدل افزایشنده (ب) نمودار زمان بندی آن [۱۴]

با توجه به [۱۴] حداکثر جریان سلف از رابطه ۳-۳ بدست می‌آید. این رابطه نشان می‌دهد که I_P مستقل از ولتاژ ورودی و خروجی مبدل است. حداکثر جریان سلف به ظرفیت خازن C_{LS} و سلف بستگی دارد. با کنترل ظرفیت خازن C_{LS} ، حداکثر جریان سلف می‌تواند در مقدار بهینه تنظیم شود تا حداکثر بازدهی بدست آید. ثابت K در رابطه ۳-۳ تابعی از فرآیند ساخت و دما است. در نتیجه حداکثر جریان سلف تابعی از تغییرات پروسه ساخت است. مقدار I_P در این تحقیق با روش ذکر شده در محدوده ۲۱ تا ۲۵ میلی‌آمپر در دمای ۲۰ تا ۶۰ درجه سانتی‌گراد متغیر است که از خازن C_{LS} و شش بیت باینری کنترلی روی خازن برای رفع تغییرات ناشی از پروسه ساخت و کنترل حداکثر جریان سلف استفاده شده است.

$$I_P = \frac{C_{LS}}{kL} \quad (۳-۳)$$

در مبدل ارائه شده در [۱۴] نیز از روش ZCS نیز استفاده شده است. شکل ۳-۱۸ (الف) مدار ZCS مبدل [۱۴] را نشان می‌دهد. از مقایسه گر C3 برای مقایسه ولتاژ V_x با ولتاژ خروجی مبدل استفاده می‌شود و همان‌طور که در شکل ۳-۱۸ (ب) مشاهده می‌شود، زمانی که اولین بار V_x از V_o بیشتر می‌شود، خروجی مقایسه گر کلید سمت بالای مبدل را خاموش می‌کند. این مبدل با استفاده از روش کنترل جریان سلف و ZCS به بازدهی ۸۳٪ در ولتاژ ورودی ۳۰۰ میلی‌ولت رسیده است.




شکل ۳-۱۸ (الف) مدار ZCS مبدل افزاینده (ب) نمودار زمان‌بندی آن [۱۴]


مبدل دیگری در [۱۵] ارائه شده است که در حالت DCM کار می‌کند. برای رسیدن به بازدهی مطلوب در این مبدل از MPPT به روش PFM استفاده شده است. طرح کلی مبدل [۱۵] در شکل ۳-۱۹ (الف) نشان داده شده است. برای پیاده‌سازی MPPT در [۱۵] ابتدا از یک مدار نمونه‌بردار^۱ برای ذخیره ولتاژ مدار باز TEG استفاده شده است. در این مرحله V_{REF} تا چرخه نمونه‌برداری بعدی نگه داشته می‌شود. سپس ولتاژ ورودی با V_{REF} مقایسه شده و نتیجه مقایسه (CMP) منجر به تنظیم فرکانس کلیدزنی می‌شود. V_{IN} همیشه V_{REF} را ردیابی می‌کند و با تنظیم فرکانس یک MPPT دقیق به دست می‌آید. مقایسه این دو ولتاژ در این ساختار به منظور کاهش توان مصرفی با استفاده از یک فلیپ‌فلاپ D انجام شده است. با توجه به نتیجه مقایسه انجام شده توسط فلیپ‌فلاپ از یک شیفت رجیستر ۱۶ بیتی استفاده شده است که اگر CMP یک باشد، شیفت به راست و اگر صفر باشد شیفت

^۱ Sample and Hold

به چپ رخ می‌دهد. این شیفت رجیستر وظیفه کنترل تأخیرهای زمانی درون نوسان‌ساز را به عهده دارد و با انجام این شیفت، فرکانس کلیدزنی مبدل را برای رسیدن به MPPT تغییر می‌دهد و آنقدر این کار را تکرار می‌کند تا MPPT برقرار شود. شکل ۳-۱۹ (ب) ساختار مدار تغییر فرکانس MPPT را نشان می‌دهد.



(الف)




(ب)

شکل ۳-۱۹ (الف) طرح کلی مبدل افزایشنده (ب) ساختار کنترل فرکانس [۱۵]

روش ZCS ارائه شده در [۱۵] نیز با ردیابی ولتاژ V_X سیگنال مناسبی برای کنترل کلید سمت بالای مبدل تولید می‌کند و مانع دیر خاموش شدن این کلید و ایجاد جریان معکوس در سلف می‌شود. همچنین از خاموش شدن زود هنگام کلید سمت بالا جلوگیری می‌کند تا انرژی بیشتری به خروجی برسد. V_X دو بار در مدت کوتاهی نمونه برداری شده و پس از خاموش شدن کلید P_1 یک کد دوبیتی تشکیل می‌شود. این کد دوبیتی نشان می‌دهد

که P_1 در سه حالت بادقت، خیلی زود یا خیلی دیر خاموش شده است، سپس از این کد برای تنظیم ZCS در چرخه بعدی استفاده می‌شود. این مبدل با استفاده از روش‌های MPPT و ZCS به بازدهی ۷۶/۹۲٪ در ولتاژ ورودی ۱۷۰ میلی‌ولت رسیده است.


مبدل افزایشنده [۱۶] که در حالت DCM طراحی شده، از یک طرح ZCS دیجیتالی به منظور کاهش توان مصرفی و افزایش بازدهی استفاده می‌کند. مدار ZCS این طرح که در شکل ۳-۲۰ نشان داده شده است، از یک فلیپ‌فلاپ برای نمونه‌برداری از ولتاژ گره میانی مبدل (V_s) در لبه بالارونده $CK_{HS,DEL}$ استفاده می‌کند که با توجه به وضعیت این ولتاژ یک سیگنال یک یا صفر تولید می‌کند. تأخیر بین CK_{HS} و $CK_{HS,DEL}$ نقش مهمی در انتقال درست ولتاژ V_s ایفا می‌کند و این تأخیر باید زمان کافی برای انتقال ولتاژ پس از بسته شدن کلید PMOS را نیز ارضا کند. در واقع ایده طراحی مدار ZCS مبدل [۱۶] همچون مدار ZCS مبدل [۵] است که پیش‌تر به آن پرداختیم.




شکل ۳-۲۰ مدار ZCS مبدل افزایشنده [۱۶]

مدار MPPT ارائه شده در تحقیق [۱۶] وظیفه انتخاب چرخه وظیفه D و فرکانس کلیدزنی f_s بر اساس ولتاژ ورودی را بر عهده دارد تا اتلاف کلی مبدل را به حداقل برساند در عین حال که امپدانس ورودی آن را با امپدانس

منبع مطابقت می‌دهد. در این مبدل هم از روش PFM و هم از روش PWM برای پیاده‌سازی MPPT استفاده شده است. شکل ۲۱-۳ (الف) طرح کلی مدار MPPT مبدل و همچنین شکل ۲۱-۳ (ب) نمودار زمان‌بندی آن را نشان می‌دهد.



(الف)



(ب)

شکل ۲۱-۳ (الف) طرح کلی مدار MPPT مبدل افزاینده (ب) نمودار زمان‌بندی آن [۱۶]

در مدار کنترل ارائه شده در [۱۶] از یک دیکدر^۱ برای تشخیص ولتاژ ورودی استفاده شده است. دیکدر با استفاده از مدار ZCS ولتاژ ورودی را تشخیص داده و با استفاده از یک جدول منطقی انتخاب فرکانس و چرخه


^۱ Decoder

وظیفه، سیگنال موردنیاز برای هدایت کلید سمت پایین مبدل را تولید می‌کند به گونه‌ای که مقاومت ورودی مبدل با مقاومت مولد TEG برابر شود. در این ساختار از یک فرکانس و نوسان‌ساز پایه استفاده شده است و سپس به کمک چندین فلیپ‌فلاپ D به ۱۶ فرکانس تقسیم می‌شود. همچنین توسط یک مالتی‌پلکسر این فرکانس‌ها با چرخه‌های وظیفه متفاوت کنترل شده و باتوجه به جدول منطقی که پیاده‌سازی شده است فرکانس موردنظر انتخاب می‌شود. این مبدل با استفاده از روش شرح داده شده به بازدهی ۸۲٪ در ولتاژ ورودی ۱۰۰ میلی‌ولت رسیده است.


در شکل ۳-۲۲(الف) مبدل دیگری که در حالت DCM طراحی شده و از روش MPPT و ZCS استفاده می‌کند، نشان داده شده است. این مبدل ارائه شده در [۱۷] می‌تواند در دو حالت، استراحت (حالت S) و انتقال (حالت T) کار کند. در حالت S هیچ سیگنالی تولید نمی‌شود در حالی که در حالت T سیگنال هدایت برای کلیدهای مبدل تولید می‌شود. مدار کنترل این مبدل در شکل ۳-۲۲(ب) نشان داده شده است. در این مدار کنترل سه مقایسه توسط مقایسه‌گرهای دینامیک انجام می‌شود که هرکدام فقط در یک پالس کوتاه کار می‌کنند. یک مقایسه بین V_{out} و V_{ref} صورت می‌گیرد تا مشخص شود مبدل اصلی باید در کدام حالت باشد. همچنین یک مقایسه نیز بین V_{in} و V_{MPP} برای برقراری MPPT و مقایسه دیگر بین V_y و V_{out} برای ZCS انجام می‌شود.

اغلب روش‌های MPPT که تاکنون بررسی کردیم، از مقایسه‌گر استاتیک برای مقایسه مداوم ولتاژ ورودی با نیمی از ولتاژ مدار باز TEG استفاده می‌کنند که حداقل به سه خازن نیاز است. دو خازن برای نصف کردن ولتاژ مدار باز TEG و یک خازن برای ذخیره ولتاژ ورودی در طول چرخه انتقال استفاده می‌شود. سپس نتیجه مقایسه با تنظیم چرخه وظیفه یا فرکانس کلیدزنی کلیدها تطبیق امپدانس را در ورودی مبدل ایجاد می‌کند اما در مبدل [۱۷] برای پیاده‌سازی MPPT از یک مقایسه‌گر دینامیک استفاده شده که فقط برای مدت زمان کوتاهی که کلید سمت پایین (M_N) خاموش است، کار می‌کند و این امر سبب صرفه‌جویی در مصرف توان می‌شود، زیرا M_N در

بیشتر مواقع روشن است. علاوه بر این در MPPT پیشنهادی این تحقیق فقط از دو خازن استفاده شده است، زیرا مقایسه در زمان خاموش بودن M_N به صورت لحظه‌ای با مقدار ولتاژ ورودی مبدل (V_{in}) انجام می‌شود و فقط به دو خازن جهت نصف کردن ولتاژ مدار باز TEG نیاز است.



(الف)




(ب)

شکل ۳-۲۲ (الف) طرح کلی مبدل افزایشنده (ب) مدار کنترل آن [۱۷]

در ساختار کنترلی مبدل [۱۷]، $Comp1$ و $Comp2$ و $Comp3$ به ترتیب مسئول تنظیم زمان روشن شدن M_N و M_{P1} هستند. در این ساختار از مدار کنترل زمان و آرایه‌ای از ثبات‌ها برای ذخیره بیت‌های کنترلی تولید شده توسط مقایسه‌گرها در یک ترتیب مناسب استفاده می‌شود. در مرحله بعد یک واحد تولیدکننده چرخه‌وظیفه، بیت‌های کنترلی ذخیره شده در آرایه‌های ثبات‌ها را می‌پذیرد و چرخه‌وظیفه مناسب را تولید می‌کند و در نهایت یک ساختار برای راه‌اندازی گیت کلیدهای مبدل استفاده شده است. مقایسه‌گر $Comp1$ مسئول تعیین حالت مبدل اصلی است. ولتاژ مرجع توسط BGR تولید شده و ولتاژ خروجی و ولتاژ مرجع در لبه بالا رونده CLK مقایسه می‌شوند. اگر ولتاژ خروجی زیاد باشد، $Comp1$ سیگنال تنظیم مجدد را به تولیدکننده چرخه وظیفه ارسال می‌کند و مبدل در این مدت زمان در حالت S است. در غیر این صورت، سیگنال‌های چرخه وظیفه V_{P1} ، V_N و V_{P2} تولید می‌شوند و مبدل در حالت T قرار می‌گیرد. مقایسه‌گر $Comp2$ در لبه پایین رونده V_N ، ولتاژهای V_{in} و V_{MPP} مقایسه می‌کند تا زمان مناسب برای روشن بودن کلید M_N و استخراج حداکثر انرژی از TEG را انتخاب کند. V_{TEG} در C_1 نمونه‌برداری می‌شود در صورتی که M_N و M_{P1} هر دو خاموش باشند، V_{MPP} در گره مشترک C_1 و C_2 تولید می‌شود، سپس نتیجه مقایسه $Comp2$ به آرایه ثبات‌ها ارسال می‌شود و تولیدکننده چرخه وظیفه را کنترل می‌کند تا زمان روشن شدن M_N را در بازه زمانی بعدی تغییر دهد. در مرحله بعد، در لبه بالا رونده V_{P1} مقایسه‌گر $Comp3$ دو ولتاژ V_y و V_{out} را برای تعیین اینکه آیا M_{P1} دقیقاً در زمان صفر شدن جریان سلف خاموش می‌شود یا خیر، مقایسه می‌کند و زمان روشن بودن M_{P1} با توجه به خروجی $Comp3$ تنظیم می‌شود و به آرایه ثبات‌ها ارسال می‌شود. از آنجا که زمان روشن بودن M_{P1} وابسته به زمان روشن بودن M_N است، بنابراین برای کنترل توالی $N[7:0]$ و $P_1[7:0]$ به یک مدار کنترل زمان نیاز است. بیت‌های کنترل $P_1[7:0]$ پس از تولید صحیح بیت‌های کنترل $N[7:0]$ می‌توانند تولید شوند. پس از مدتی که M_{P1} خاموش می‌شود، M_{P2} روشن می‌شود و جریان باقی‌مانده روی سلف را صفر می‌کند.

در طرح شکل ۲۲-۳ از مقایسه‌گرهای دینامیک Comp1، Comp2 و Comp3 به جای مقایسه‌گرهای استاتیک استفاده شده است. بنابراین مقایسه‌گرها در بیشتر مواقع جریان استاتیک مصرف نمی‌کنند. به این ترتیب مصرف توان مدار کنترل کاهش می‌یابد و بازدهی بهبود می‌یابد. این ساختار فقط از دو خازن و دو کلید برای پیاده‌سازی MPPT استفاده می‌کند که در مقایسه با روش‌های پیشین بسیار ساده‌تر و کارآمدتر است. این مبدل با استفاده از این روش MPPT و ZCS به بازدهی ۸۳/۹٪ در ولتاژ ورودی ۱۲۰ میلی‌ولت رسیده است.

مبدل طراحی شده در تحقیق [۱۸] نیز در حالت DCM قرار دارد. در این تحقیق با بهره‌گیری از دو مولد انرژی TEG و EVG^۱ به عنوان منابع ورودی و همچنین با استفاده از دو روش MPPT و ZCS یک مبدل بهینه ارائه شده است. طرح کلی مبدل به همراه مدار کنترلی آن در شکل ۲۳-۳ نشان داده شده است.



شکل ۲۳-۳ طرح کلی مبدل افزاینده به همراه مدار کنترلی آن [۱۸]

^۱ Electromagnetic Voltage Generators


در تحقیق [۱۸] مدار کنترل MPPT شامل یک نوسان ساز وابسته به ورودی (VCG) و یک مبدل دیجیتالی به آنالوگ همزمان (S-DAC) است. S-DAC با نمونه برداری از ولتاژ V_{Rect} چرخه وظیفه و فرکانس VCG را برای برقراری MPPT کنترل می کند. در این ساختار S-DAC برای برقراری MPPT در مولد EVG، مدولاسیون فرکانس پالس N_1 (PFM) را کنترل می کند. استحصال انرژی به طور متناوب بر روی هر دو منبع با استفاده از مدار کنترل MPPT انجام می شود. از رابطه ۳-۴ [۱۸] مشخص می شود که برای رسیدن به MPPT در مولد EVG اگر ولتاژ ورودی کمتر از نصف ولتاژ مدار باز آن باشد در نتیجه مقاومت ورودی مبدل کم است و برای جبران آن باید فرکانس کلیدزنی (f_s) کاهش یابد. همچنین در رابطه ی ۳-۵ [۱۸] برای برقرار کردن MPPT در مولد TEG پیداست که برای زیاد کردن مقاومت ورودی مبدل باید فرکانس کلیدزنی کاهش یابد.

$$R_{IN} = \frac{2LT_s}{t_{on}^2} \left(1 - \frac{V_{IN}}{V_{OUT}}\right) \quad (۴-۳)$$


$$D \cong \sqrt{\frac{2L}{R_{IN}T_s}} \quad (۵-۳)$$

در این مبدل همچنین از روش ZCS نیز استفاده شده است. شکل ۳-۲۴ (الف) طرح مدار ZCS مبدل افزایش دهنده [۱۸] را نشان می دهد. در پیاده سازی مدار ZCS در این مبدل از یک مقایسه گر COM_6 برای مقایسه ولتاژ خروجی با V_X استفاده شده است. پس از تشخیص جریان صفر کلید M_{Z1} توسط گیت های منطقی و خروجی مقایسه گر COM_6 خاموش می شود. این روش میانگین جریان مصرفی مقایسه گر COM_6 را کاهش می دهد.

شکل ۳-۲۴ (ب) عملکرد مدار کنترل ZCS را در سه حالت نشان می دهد. در ابتدا سیگنال هدایتی کلید SP_1 از سیگنال هدایتی کلید SN_1 پیروی می کند اما ولتاژ خروجی به طور مداوم با شارژ خازن خروجی C_{OUT} افزایش می یابد و به دنبال آن خروجی مقایسه گر COM_6 نیز زیاد می شود و سیگنال هدایتی کلید SP_1 به حالت ایده آل خود نزدیک می شود. در نهایت پس از گذشت چند دوره سیگنال هدایتی کلید SP_1 به حالت مطلوب می رسد. این مبدل با استفاده از دو منبع ورودی به بازدهی ۸۲٪ در ولتاژ ورودی ۵۰ میلی ولت رسیده است.



(الف)




(ب)

شکل ۳-۲۴ (الف) طرح مدار ZCS مبدل افزایشده (ب) نمودار زمان‌بندی و عملکرد آن [۱۸]

مبدل دیگری در [۱۹] ارائه شده که تنها از روش ZCS استفاده کرده است. در این تحقیق برای هدایت کلید سمت پایین مبدل، یک نوسان‌ساز حلقوی پنج مرحله‌ای (CSRO)^۱ با فرکانس ثابت به کار گرفته شده است. طرح کلی این مبدل به همراه مدار ZCS در شکل ۳-۲۵ نشان داده شده است. طرح ZCS ارائه شده در این تحقیق همانند طرح مبدل [۵] است که پیش‌تر به بررسی پیاده‌سازی و نحوه عملکرد آن پرداختیم. مصرف توان مدار ZCS عمدتاً به دلیل تلفات کلیدزنی مدارهای منطقی است. در حالت ایده‌آل مدار ZCS نشان داده شده در شکل ۳-۲۵

^۱ Current Starved Ring Oscillator

یک پالس V_{GHS} ایجاد می‌کند که کلید HSS را در طول زمان t_{off} بسته و در زمان مرده مبدل (t_{dead}) و زمان شارژ سلف (t_{on}) باز نگه می‌دارد و t_{on} و T مولفه‌های ثابتی هستند که توسط یک نوسان‌ساز حلقوی تولید می‌شود. پالس تولید شده توسط مدار ZCS (V_{GHS}) که روی گیت کلید سمت بالا اعمال می‌شود، دارای عرض متغیر (tpw) است که باید تا حد ممکن به t_{off} نزدیک باشد. در پیاده‌سازی مدار ZCS در [۱۹] همچون [۵] از آرایه‌ای از تأخیرها استفاده است اما در این تحقیق یک آرایه ۱۶ تایی از تأخیرهای متفاوت در نظر گرفته شده است. در واقع تعیین t_{off} در [۱۹] نسبت به [۵] از دقت بیشتری برخوردار است. این مبدل فقط با استفاده از روش ZCS به بازدهی ۸۵٪ در ولتاژ ورودی ۱۴۰ میلی‌ولت رسیده است.




شکل ۳-۲۵ طرح کلی مبدل افزایشنده به همراه مدار ZCS [۱۹]

در تحقیق [۲۰] نیز یک مبدل افزایشنده ارائه شده که در حالت DCM طراحی شده است. هدف اصلی در این تحقیق طراحی یک مبدل افزایشنده بهینه با رپل کم ولتاژ خروجی است. با توجه به رابطه ۳-۶ [۲۰] برای کم کردن رپل ولتاژ خروجی می‌توان جریان سلف را در مبدل کنترل کرد و از طرفی با توجه به رابطه ۳-۷ [۲۰] پیداست کنترل جریان سلف با کنترل زمان روشن بودن کلید سمت پایین مبدل محقق می‌شود. در واقع تحقیق

[۲۰] برای رسیدن به ریبیل کم ولتاژ خروجی با استفاده از روش PFM به کنترل کلیدهای مبدل و کنترل جریان سلف پرداخته است. طرح کلی مبدل افزایشنده [۲۰] به همراه مدار کنترل آن در شکل ۳-۲۶ نشان داده شده است.

$$V_{\text{ripple}} = \frac{1}{C} \int_{t_1}^{t_2} i_L(t) dt = \frac{(t_2 - t_1)(I_{L(\text{peak})} - I_{\text{Load}})}{2C} \quad (۳-۶)$$

$$I_{L(\text{peak})} = \frac{V_{\text{in}}}{L} \cdot t_{\text{on}} \quad (۳-۷)$$




شکل ۳-۲۶ طرح کلی مبدل افزایشنده به همراه مدار کنترل جریان سلف [۲۰]

در تحقیق [۲۰] یک طرح کنترل APICPFM^۱ بدون هیچ‌گونه سنسور جریان پیشنهاد شده است. با افزایش ولتاژ ورودی، جریان سلف کاهش می‌یابد تا از ریبیل زیاد ولتاژ خروجی جلوگیری شود. شکل ۳-۲۷(الف) مدار کنترلی PFM را نشان می‌دهد و مدار کنترل زمان روشن شدن نیز در شکل ۳-۲۷(ب) نشان داده شده است. زمانی که ولتاژ خروجی تقسیم شده (V_{OFB}) کوچکتر از ولتاژ مرجع (V_{REF}) باشد و DCM_OUT یک باشد، سیگنال CLK یک می‌شود و مدار کنترل زمان روشن شدن کلید سمت پایین شروع به کار می‌کند و مدار تأخیر فعال

^۱ Adaptive Peak Inductor Current

می‌شود. در حقیقت، مدت زمان روشن شدن کلید سمت پایین به طور عمده توسط بلوک تأخیر تعیین می‌شود. وقتی $V_{td}(t)$ به ولتاژ آستانه (V_{th}) ترانزیستور M_1 برسد، سیگنال CLK صفر می‌شود. بنابراین مدت زمان روشن شدن کلید مبدل تقریباً با زمان تأخیر این بلوک (T_{Delay}) برابر است که این مدت زمان برای کنترل حداکثر جریان سلف، متناسب با ولتاژ ورودی مبدل بوده و از رابطه ۸-۳ بدست می‌آید. در نهایت از رابطه ۹-۳ پیداست که I_L با افزایش V_{IN} کاهش می‌یابد، به شرطی که V_{IN} بیشتر از V_{th} باشد. در این تحقیق با استفاده از روش کنترل جریان سلف ریپل ولتاژ خروجی مبدل کاهش یافته و این مبدل به بازدهی ۹۰/۶٪ در ولتاژ ورودی ۱/۳ ولت رسیده است. قابل ذکر است که این مبدل دارای بازه ولتاژ ورودی بین ۰/۵ تا ۱/۳ ولت است که در مقایسه با تحقیقاتی که تاکنون در این فصل بررسی کردیم دارای توان ورودی بالاتری است.



شکل ۳-۲۷ (الف) مدار کنترل PFM (ب) مدار کنترل زمان روشن شدن مبدل افزاینده [۲۰]


$$T_{Delay} = R_1 C \ln \left(\frac{V_{in}}{V_{in} - V_{th}} \right) \quad (۸-۳)$$

$$I_{L(peak)} = \frac{V_{in} R_1 C}{L} \ln \left(\frac{V_{in}}{V_{in} - V_{th}} \right) \quad (۹-۳)$$

شکل ۳-۲۸ طرح کلی مبدل افزایشنده به همراه مدار کنترل آن [۲۱]


¹ Inductor Peak Current

در مبدل [۲۱] یک مدار برای کنترل جریان سلف طراحی شده است که در شکل ۳-۲۹ نشان داده شده است. زمانی که کلید سمت پایین مبدل روشن می‌شود و سلف شروع به شارژ شدن می‌کند، سیگنال S_2 و PUL_1 هر دو یک هستند. M_1 روشن است و V_A برابر با V_{x2} (ولتاژ درین کلید سمت پایین مبدل) است. V_A از طریق آینه جریانی که از ترانزیستورهای M_3 تا M_6 تشکیل شده، با V_B برابر است و در نهایت ولتاژ گیت، سورس و درین ترانزیستور M_9 با M_{s2} (کلید سمت پایین مبدل) برابر است. اگر ابعاد ترانزیستور M_9 را β برابر کلید سمت پایین مبدل در نظر بگیریم، I_{SNS} در دوره شارژ سلف برابر با βI_L است. با افزایش I_L ، I_{SNS} افزایش و V_{SNS} کاهش می‌یابد. هنگامی که V_{SNS} از V_{ref} کمتر می‌شود، سیگنال V_{prot} در پایان دوره شارژ سلف، صفر می‌شود و حداکثر جریان سلف برابر $R_{SNS} (V_{DD} - V_{ref}) / \beta$ است. وقتی S_2 و PUL_1 صفر و سلف در مرحله تخلیه است، V_B زمین و جریان M_9 صفر می‌شود. در نهایت خروجی این مدار به یک ساختار منطقی داده شده تا زمان روشن و خاموش شدن کلید سمت پایین مبدل یا همان جریان سلف را کنترل کند. مبدل [۲۱] در حالت DCM طراحی شده و از روش ZCS نیز برای کنترل کلید سمت بالای مبدل استفاده است. این مبدل با به کارگیری روش ZCS و کنترل جریان سلف و PFM به بازدهی ۷۴٪ در ولتاژ ورودی ۲۰۰ میلی‌ولت رسیده است.




شکل ۳-۲۹ مدار کنترل حداکثر جریان سلف مبدل افزایشده [۲۱]

یک مبدل افزایشده سه ورودی و سه خروجی دیگر در [۲۲] ارائه شده است که در حالت DCM کار می‌کند. در این مبدل برای افزایش بازه ولتاژ ورودی از روش کنترل حداکثر جریان سلف استفاده شده و مبدل طبق روش‌های MPPT و ZCS نیز کنترل می‌شود. همچنین در این مبدل از دو مولد TEG و PV به عنوان منابع ورودی استفاده شده و یک ورودی نیز برای ذخیره انرژی‌های اضافه به کار گرفته شده است. این مبدل چهار حالت برای انتخاب ورودی دارد. اگر انرژی که از طریق منبع TEG منتقل می‌شود بیشتر باشد، TEG به عنوان ورودی انتخاب می‌شود. اگر انرژی که از طریق مولد PV منتقل می‌شود، بیشتر باشد، مولد PV به عنوان ورودی انتخاب می‌شود و اگر هر دو انرژی زیادی داشته باشند، به طور همزمان در ورودی قرار می‌گیرند، همچنین اگر انرژی همه مولدهای ورودی قابل قبول نباشد، هیچکدام به عنوان ورودی انتخاب نمی‌شوند و ورودی سوم که یک خازن است و از قبل انرژی‌های اضافی در آن ذخیره شده است، به عنوان ورودی مبدل انتخاب می‌شود. طرح کلی مبدل به همراه مدار کنترل آن در شکل ۳-۳۰ نشان داده شده است.



شکل ۳-۳۰ طرح کلی مبدل به همراه مدار کنترل آن [۲۲]

مدار کنترل مبدل [۲۲] از یک واحد نوسان ساز (CG)^۱، واحد کنترل MPPT (CCST)^۲، واحد تولید زمان روشن شدن کلید (AOT)^۳، واحد ZCS، واحد کنترل ورودی‌ها و تنظیم خروجی (PWVR)^۴ و واحد راه انداز و کنترل کلیدها (GDDBB)^۵ تشکیل شده است. در مدار کنترل این مبدل ابتدا از یک واحد نوسان ساز (CG) برای تولید سیگنال‌های لازم جهت هدایت مبدل و مدار کنترل استفاده شده است. این مدار کنترل، با بکارگیری یک واحد CCST و باتوجه به ورودی‌ها و خروجی مبدل با هدف برقراری MPPT، سیگنال‌های لازم برای واحد PMVR را تولید می‌کند تا این واحد بتواند ورودی بهینه را برای مبدل انتخاب کند. همچنین واحد PMVR وظیفه تنظیم ولتاژ خروجی را به عهده دارد، از طرفی واحد AOT زمان لازم برای روشن شدن کلید سمت پایین را تولید کرده و در نهایت برای هدایت کلیدها به واحد GDDBB منتقل می‌کند.



شکل ۳-۳۱ طرح مدار AOT [۲۲]

¹ Clock Generator

² Cycle-by-Cycle Source Tracking

³ Adaptive On Time

⁴ Power Management and Voltage Regulation

⁵ Gate Driver and Dynamic Body Bias

شکل ۳-۳۱ طرح مدار AOT و نمودار زمان بندی مدار کنترل در تحقیق [۲۲] را نشان می دهد. این مدار ابتدا از ولتاژ V_{SAM} نمونه گرفته، سپس به کمک آینه جریان I_{AOT} یا جریان مدوله شده متناسب با $(V_{IN}+V_{OV})^2$ را تولید می کند. خازن C_{AOT} توسط I_{AOT} شارژ می شود. در مرحله بعد مقایسه گر CMP، V_{AOT} و V_{IN} را برای تولید زمان روشن بودن مناسب مقایسه می کند. زمان روشن بودن تولید شده توسط این مدار متناسب با $V_{IN}/(V_{IN}+V_{OV})^2$ است که با افزایش V_{IN} کاهش می یابد. مدار AOT می تواند حداکثر جریان سلف را با توجه به ولتاژهای ورودی (V_{PV} یا V_{TEG}) تنظیم کند تا بازدهی تبدیل در ولتاژهای ورودی مختلف بهبود یابد. قابل ذکر است که مبدل [۲۲] با استفاده از روش ZCS و MPPT و کنترل حداکثر جریان سلف به بازدهی ۸۴/۴٪ در ولتاژ ورودی ۶۰۰ میلی ولت رسیده است.

۳-۵ نتیجه گیری

در جدول ۳-۱ تمامی ساختارهایی که در این فصل بررسی کردیم به همراه مشخصات آنها آورده شده است و به راحتی می توان تمامی ساختارهای ارائه شده تاکنون را طبق این جدول با یکدیگر مقایسه کرد. در این جدول تمامی مشخصات مهم مبدل ها اعم از ولتاژ خروجی، حالت کاری، بازدهی در حداقل ولتاژ ورودی و حداکثر بازدهی ذکر شده است. در حقیقت با مقایسه این مشخصات می توان به این نتیجه رسید که استفاده از هریک از روش های MPPT و ZCS بررسی شده در این فصل تا چه میزان در افزایش بازدهی مؤثر بوده است. طبق جدول دو مبدل [۱۰] و [۱۳] نسبت به سایر مبدل ها از بازدهی بیشتری برخوردار است که مبدل [۱۰] با استفاده از روش کنترل تطبیقی مقاومت کلیدها علاوه بر روش های MPPT و ZCS به این بازدهی دست یافته و در مبدل [۱۳] نیز به دلیل وجود یک ترانسفورماتور بازدهی تا حد مطلوبی افزایش پیدا کرده است.

جدول ۱-۳ مقایسه مبدل‌های بررسی شده

[۳]	[۴]	[۵]	[۱۰]	[۱۳]	[۱۴]	[۱۵]	[۱۶]	[۱۷]	[۱۸]	[۱۹]	[۲۰]	[۲۱]	[۲۲]	
۲۰۱۸	۲۰۱۹	۲۰۱۴	۲۰۱۸	۲۰۱۴	۲۰۱۵	۲۰۲۱	۲۰۲۱	۲۰۲۰	۲۰۲۰	۲۰۱۹	۲۰۱۴	۲۰۱۷	۲۰۱۷	
۱/۲	۱-۱/۶	۲/۵-۱/۸	۱-۱/۴	۱/۸	۱/۱	۰/۳	۱/۲	۱/۲	۱/۲-۲	۱	۱/۸	۱	۱/۲	V_{out} (V)
۷	۵۰	۲۰	۲۰	۲۰	۱۰	۸۰	۷	۶۰	۲۵	۷/۳	۵۰۰	۲۰۰	۵۰	V_{in} حداقل (mV)
✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✗	✗	✓	✓	MPPT
✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	ZCS
SISISO ¹	SISISO	SISISO	SISISO	SISISO	SISISO	SISISO	SISISO	SISISO	SIDIDO ²	SISISO	SISISO	SITITO ³	SIDIDO	نوع ساختار
۲۲۹ μ W	۴۰۰ μ W	۳۵۹ μ W	۶/۴۸ mW	۴۵/۵۱ pJ	۲۲ mW	-	-	۶۰۰ μ W	۱۱۹ μ W	۴۱۷ μ W	-	۱ mW	۲ mW	توان خروجی
TEG	TEG	TEG	TEG	TEG	TEG	TEG	TEG	TEG	EVG TEG	TEG	TEG	TEG PV VIB	TEG PV	مولد انرژی
DCM	DCM	DCM	CRM	DCM	DCM CRM	DCM	DCM	DCM	DCM	DCM	DCM	DCM	DCM	حالت کاری
%۵۲	%۳۰	%۲۱	%۶۰	%۷۵	%۲۱	%۳۲	%۵۸	%۶۲	-	%۱۵	%۷۴/۵	%۷۴	%۵۸	بازدهی در حداقل V_{in}
%۷۴/۵ ۷۰ mV	%۶۰ ۱۲۰ mV	%۶۱/۱۵ ۱۴۰ mV	%۹۰/۸ ۱۸۰ mV	%۹۱ ۱۰۰ mV	%۸۳ ۳۰۰ mV	%۷۲/۱ ۱۶۰ mV	%۸۰ ۱۰۰ mV	%۸۳/۹ ۱۲۰ mV	%۸۲	%۸۵ ۱۴۰ mV	%۹۰/۶۶ ۱/۳ V	%۸۵	%۸۴/۴ ۳۰۰ mV	حداکثر بازدهی

¹ Singel Inductor Singel Input Singel Output² Singel Inductor Dual Input Dual Output³ Singel Inductor Triple Input Triple Output

فصل ۴

طراحی مبدل افزایشده پیشنهادی

۱-۴ مقدمه

در این فصل به طراحی مبدل افزایشده پیشنهادی می‌پردازیم. به صورت کلی اصلی‌ترین چالش طراحی مبدل‌ها، بازدهی آن‌هاست و محققان تاکنون برای رسیدن به بازدهی بیشتر روش‌های زیادی ارائه داده‌اند. در این تحقیق نیز هدف طراحی یک مبدل با بازدهی مطلوب است. در این فصل ابتدا به شرح ایده خود برای افزایش بازدهی می‌پردازیم، سپس یک مبدل افزایشده بامشخصات موردنظر برای کاربرد پزشکی را طراحی و در نهایت برای پیاده‌سازی ایده خود مدار کنترل این مبدل را طراحی می‌کنیم.

۲-۴ بررسی تئوری مبدل افزایشده پیشنهادی

در کاربردهای پزشکی که توان استخراج شده توسط TEG کم است، بهتر است که مبدل در حالت DCM طراحی شود و همان‌طور که در فصل دوم بررسی کردیم، اتلاف هدایتی عامل اصلی افت بازدهی مبدل در حالت DCM است. اگر تلفات کل مبدل را فقط ناشی از اتلاف کلیدزنی و اتلاف هدایتی و اتلاف ناشی از مدار کنترل (P_{ctrl}) در نظر بگیریم، باتوجه به رابطه ۲-۱۳ و ۲-۱۶ کل تلفات مبدل از رابطه ۴-۱ بدست می‌آید.

$$P_{loss} = P_{sw} + P_{con} + P_{ctrl} = f \times C_{loss} \times V_{out}^2 + \frac{I_{peak}^2 t_{on}}{3T} (R_{LS} + \frac{V_{in}}{V_{out}} R_{HS} + R_{ESR} + R_{par}) + P_{ctrl} \quad (4-1)$$

با شرط اینکه فرکانس کلیدزنی مبدل همان فرکانسی است که به ازای آن MPPT برقرار است، می‌توان فرکانس کلیدزنی مبدل را از رابطه ۳-۱ بدست آورد. همچنین اگر حداکثر جریان سلف را ضریبی از I_{peak0} (مثلاً αI_{peak0}) در نظر بگیریم، تلفات کل مبدل به شکل رابطه ۴-۲ تعریف می‌شود. در رابطه ۴-۲ مقاومت‌های اتلافی (طبق رابطه ۲-۱۶) به عنوان R_{loss} و در رابطه ۴-۱ خازن‌های ذاتی کلیدها (طبق رابطه ۲-۱۳) به عنوان C_{loss} در نظر گرفته شده که پیش‌تر در فصل دوم به شرح تمامی این مقاومت‌ها، خازن‌ها پرداخته و در شکل ۲-۹ به صورت نمادین نشان داده شده است. اتلاف مدار کنترل نیز مقداری ثابت بوده و بستگی به طراحی و مصرف توان آن دارد.

$$P_{\text{loss}} = P_{\text{con}} + P_{\text{sw}} + P_{\text{ctrl}} = \frac{\alpha V_{\text{TEG}}^2}{3R_{\text{TEG}}^2} (R_{\text{loss}}) + \frac{R_{\text{TEG}}}{2L\alpha^2} V_{\text{out}}^2 (C_{\text{loss}}) + P_{\text{ctrl}} \quad (۲-۴)$$


در واقع زمانی بازدهی مبدل به حداکثر مقدار می‌رسد که تلفات آن در کمترین مقدار خود باشد. همان‌طور که از رابطه ۲-۴ پیداست، تنها مؤلفه‌ی قابل کنترل برای کاهش تلفات و افزایش بازدهی، α یا همان ضریب حداکثر جریان سلف است. کمترین مقدار تلفات یا همان کمترین مقدار رابطه ۲-۴ به ازای مقداری از α که در رابطه ۳-۴ بدست آمده، اتفاق می‌افتد.

$$\alpha = \sqrt[3]{\frac{3 R_{\text{TEG}}^3 V_{\text{out}}^2 C_{\text{loss}}}{L V_{\text{TEG}}^2 R_{\text{loss}}}} \quad (۳-۴)$$


از رابطه ۳-۴ می‌توان فهمید که برای هر ولتاژ ورودی مبدل یک جریان بهینه وجود دارد که به ازای آن تلفات مبدل در کمترین مقدار خود قرار می‌گیرد، بنابراین حداکثر بازدهی بدست می‌آید. کنترل حداکثر جریان سلف همان‌گونه که در فصل دوم ذکر شد با کنترل زمان روشن شدن کلید سمت پایین مبدل صورت می‌گیرد. در حقیقت کنترل t_{on} سبب کنترل حداکثر جریان سلف می‌شود، اما از آنجایی که طبق رابطه ۱-۳ مقاومت ورودی مبدل به t_{on} بستگی دارد و تغییر آن سبب تغییر مقاومت ورودی مبدل و برهم زدن MPPT می‌شود، بنابراین طبق همان رابطه ۱-۳ استفاده از روش PFM یا تغییر فرکانس کلیدزنی مبدل برای کنترل حداکثر جریان سلف (کنترل t_{on}) بهترین انتخاب است به طوری که هر فرکانس چرخه‌وظیفه‌ای متناسب برای برقرار بودن MPPT داشته باشد یعنی به عبارتی هم از روش PFM و هم از روش PWM بهره گرفته شده است. بنابراین در این تحقیق مبدل افزایشده‌ای را پیشنهاد می‌دهیم که در عین برقراری MPPT، حداکثر جریان سلف را کنترل کرده و برای هدایت کلید سمت بالای مبدل نیز از روش ZCS استفاده می‌کند.

برای راستی‌آزمایی تئوری این تحقیق، ابتدا مبدل افزایشده‌ای در قسمت ۳-۴ طراحی کرده و سپس چرخه وظیفه و فرکانس سیگنال هدایتی کلید سمت پایین آن را برای جریان‌های مختلف سلف به طوری که مقدار α بین یک تا دو باشد، بدست آوردیم. آن‌گاه مبدل را با تمامی این فرکانس‌ها در ولتاژهای ورودی مختلف شبیه‌سازی


کرده و بازدهی مبدل را در تمامی حالات محاسبه کردیم. نتایج شبیه‌سازی اولیه نیز روابط ریاضی ذکر شده در این بخش را تأیید کرده و به ازای ورودی‌های مختلف در شکل ۴-۱ نشان داده شده است.




(ب)




(الف)




(ت)



(پ)



(ج)



(ث)

شکل ۴-۱ نمودار بازدهی مبدل افزایشده در ولتاژهای ورودی مشخص به ازای جریان‌های مختلف سلف (الف) در ولتاژ ورودی ۲۰ میلی‌ولت (ب) در ولتاژ ورودی ۳۰ میلی‌ولت (پ) در ولتاژ ورودی ۴۰ میلی‌ولت (ت) در ولتاژ ورودی ۵۰ میلی‌ولت (ث) در ولتاژ ورودی ۸۰ میلی‌ولت (ج) در ولتاژ ورودی ۱۰۰ میلی‌ولت

مبدل افزایشده طراحی شده در بخش ۳-۴ با ساختاری کاملاً غیرایده‌آل و به ازای ولتاژهای ورودی ۲۰، ۳۰، ۴۰، ۵۰، ۸۰ و ۱۰۰ میلی‌ولت در جریان مختلف شبیه‌سازی شده و نمودار بازدهی آن‌ها به ترتیب در شکل ۴-۱ (الف تا ج) نشان داده شده است. در ابتدا تلفات مدار کنترل را ۴ میکرووات در نظر گرفته و با احتساب این میزان اتلاف بازدهی مبدل در جریان‌های مختلف بدست می‌آید. همان‌طور که در شکل مشاهده می‌شود، در یک ولتاژ ورودی خاص بازدهی مبدل به ازای مقادیر مختلف حداکثر جریان سلف، متفاوت است و در هر ولتاژ ورودی به ازای یک مقدار خاص از حداکثر جریان سلف بازدهی مبدل به بیشترین مقدار خود رسیده است. به طور مثال با توجه به شکل ۴-۱ (الف) در ورودی ۲۰ میلی‌ولت بهترین بازده به ازای حداکثر جریان سلف (I_{peak}) ۶/۴۴ میلی‌آمپر حاصل شده که طبق رابطه ۲-۱۴ مقدار I_{peak0} در این ولتاژ ورودی برابر ۴ میلی‌آمپر است. پس α بهینه که همان ضریب حداکثر جریان سلف نسبت به I_{peak0} است، در این حالت برابر ۱/۶۱ بوده که از طرفی α از رابطه ۳-۴ برابر با ۱/۶۳ بدست می‌آید و این مسئله نشان می‌دهد که شبیه‌سازی درستی رابطه ۳-۴ را تأیید می‌کند.

جدول ۴-۱ نیز مجموع تلفات هدایتی و تلفات کلیدزنی مبدل افزایشده شکل ۴-۲ در ورودی ۲۰، ۳۰ و ۴۰ میلی‌ولت به ازای حداکثر جریان‌های مختلف سلف را نشان می‌دهد. همان‌طور که از جدول پیداست، در مبدل افزایشده به ازای یک ولتاژ ورودی مشخص با افزایش حداکثر جریان سلف، اتلاف هدایتی افزایش و اتلاف کلیدزنی به دلیل کاهش فرکانس کاری، کاهش می‌یابد. اگر مجموع این دو اتلاف را با چشم‌پوشی از مقدار ثابت توان مدار کنترل به عنوان کل اتلاف مبدل (P_{loss}) در نظر بگیریم، در یک حداکثر جریان خاص از سلف این اتلاف حداقل مقدار می‌شود که طبق جدول برای ولتاژ ورودی ۲۰ میلی‌ولت این جریان برابر با ۶/۴۴ میلی‌آمپر، برای ۳۰ میلی‌ولت ۷/۷۹ میلی‌آمپر و برای ۴۰ میلی‌ولت ۸/۶ میلی‌آمپر است و در حقیقت طبق نمودارهای شکل ۴-۱ در ولتاژهای ورودی ذکر شده بهترین بازدهی به ازای همین جریان‌ها رخ می‌دهد، زیرا تلفات حداقل مقدار می‌شود. این میزان از حداکثر جریان سلف که در شبیه‌سازی بدست آمده با میزان جریانی که از رابطه α (رابطه ۳-۴) بدست می‌آید

مطابقت داشته و در فصل پنجم نمودار مقایسه این دو مقدار بررسی خواهد شد. جدول ۴-۱ حاصل از شبیه‌سازی مبدل شکل ۲-۴ بوده و جهت تأیید تئوری و روابط این بخش آورده شده است. این تئوری که در یک حداکثر جریان سلف خاص، اتلاف کمترین مقدار بوده و بازدهی افزایش می‌یابد، برای تمامی ولتاژهای ورودی صادق بوده و صرفاً جهت جلوگیری از طولانی شدن مطلب به طور مختصر و فقط برای سه ولتاژ ورودی محاسبه شده است.

جدول ۴-۱ جدول مقادیر اتلاف مبدل افزایشده به ازای جریان‌های مختلف در ولتاژ ورودی ۴۰ میلی‌ولت

$V_{in}(mV)$	$t_{on}(\mu s)$	$T(\mu s)$	$I_{peak}(mA)$	$P_{sw}(\mu W)$	$P_{con}(\mu W)$	$P_{loss}(\mu W)$	α
۲۰	۱۹/۶	۲۰/۴۱	۴/۰۴	۲/۱۶۷	۰/۸۹۷	۳/۰۶۵	۱/۰۱
۲۰	۲۱/۷۸	۲۴/۰۴	۴/۴۶	۱/۸۵۵	۱/۰۳۱	۲/۸۸۶	۱/۱۱۵
۲۰	۲۴/۳	۳۱	۵	۱/۴۳۹	۱/۱۲۱	۲/۵۶۱	۱/۲۵
۲۰	۳۱/۱۳	۵۲/۲۲	۶/۴۴	۰/۶۷۶	۱/۲۹۵	۱/۹۷۲	۱/۶۱
۲۰	۳۴/۹۲	۶۳/۴۶	۷/۲۱	۰/۵۵۵	۱/۴۹۸	۲/۰۵۴	۱/۸۰۲
۲۰	۳۷/۱۳	۷۱/۱۶	۷/۷۳	۰/۴۹۰	۱/۶۳۴	۲/۱۲۴	۱/۹۳۲
۳۰	۱۹/۶۷	۲۰/۵۷	۶/۰۹	۲/۱۳۸	۲/۱۹۳	۴/۳۳۱	۱/۰۱۵
۳۰	۲۲	۲۵/۵۸	۶/۸۲	۱/۷۴۱	۲/۴۴۶	۴/۱۸۸	۱/۱۳۶
۳۰	۲۴/۸	۳۳/۴۲	۷/۷۹	۱/۰۵۶	۲/۴۷۷	۳/۵۳۴	۱/۲۹۸
۳۰	۲۸/۱	۴۳	۸/۷۷	۱/۰۳۲	۳/۰۷۵	۴/۱۰۷	۱/۴۶۱
۳۰	۳۰/۹	۵۲/۴	۹/۵۳	۰/۸۴۳	۳/۲۷۸	۴/۱۲۱	۱/۵۸۸
۳۰	۳۴/۷۸	۶۳/۳۵	۱۱/۶۳	۰/۵۵۱	۴/۰۸۸	۴/۶۴۰	۱/۹۳۸
۴۰	۱۹/۲۹	۱۹/۷۱	۸	۱/۷۸۸	۳/۶۱۱	۵/۴۰۰	۱
۴۰	۲۰/۲۱	۲۱/۷۲	۸/۳۸	۱/۶۲۸	۳/۷۶۶	۵/۳۹۴	۱/۰۴۷
۴۰	۲۰/۷	۲۲/۸۵	۸/۴۹	۱/۵۴۷	۳/۷۷۳	۵/۳۲۱	۱/۰۶۱
۴۰	۲۱/۰۵	۲۳/۴۵	۸/۶	۱/۵۰۷	۳/۷۸۲	۵/۲۹۰	۱/۰۷۵
۴۰	۲۱/۱۸	۲۳/۷۹	۸/۸۱	۱/۴۸۵	۳/۹۳۲	۵/۴۱۸	۱/۱۰۱
۴۰	۲۲/۳۲	۲۶/۱۴	۹/۱۴	۱/۳۵۲	۴/۱۱۱	۵/۴۶۴	۱/۱۴۲
۴۰	۲۵/۸۵	۳۵/۵۴	۱۰/۵۱	۰/۹۹۳	۴/۶۳۱	۵/۶۲۵	۱/۳۱۳

۳-۴ طراحی مبدل افزایشنده


در ابتدا برای استحصال انرژی در این طرح از یک مولد ترموالکتریکی استفاده شده است که دارای مقاومت داخلی ۵ اهم بوده و با توجه به اینکه اختلاف دما در کاربردهای پزشکی و افزاره‌های قابل کاشت بسیار کم است، بازه ولتاژی که این مولد برای مبدل افزایشنده پیشنهادی تولید می‌کند، بین ۲۰ تا ۲۰۰ میلی‌ولت است. مبدل افزایشنده مطابق با نیاز دستگاه‌های پزشکی ویژگی‌هایی دارد که با توجه به آن‌ها طراحی آغاز می‌شود. برای مثال باتوجه به ولتاژ تغذیه موردنیاز دستگاه‌های قابل کاشت پزشکی، مبدل پیشنهادی می‌تواند برای مقادیر متفاوتی از ولتاژ خروجی طراحی شود. در این پایان‌نامه هدف آن است که یک مبدل افزایشنده‌ای طراحی کنیم که دارای ولتاژ خروجی ۱/۸ ولت باشد. در طراحی اولیه برای تعیین مقادیر المان‌ها، ابتدا یک بازدهی ایده‌آل برای مبدل در نظر گرفته و باتوجه به مشخص بودن بازه ولتاژ ورودی و مقاومت TEG، با استفاده از روابط ۲-۵ تا ۲-۷ حداقل مقاومت بار^۱ تعیین می‌شود. یک سلف ۴۷ میکروهنری برای این مبدل افزایشنده انتخاب شده زیرا در تحقیقات مختلف تجربه نشان داده که بازدهی مبدل در توان‌های ورودی اندک به ازای سلف بزرگتر بهتر است. اکنون با توجه به مقدار سلف فرکانس کلیدزنی مبدل از رابطه ۲-۱۲ و زمان t_{on} باتوجه به رابطه ۲-۱۱، از رابطه ۴-۴ بدست می‌آید. حداکثر جریان سلف نیز در این رابطه طبق αI_{peak0} محاسبه می‌شود. ساختار کلی مبدل پیشنهادی در شکل ۲-۴ نشان داده شده است.

$$t_{on} = \frac{2 L I_{peak}}{V_{TEG}} \quad (۴-۴)$$

همان‌طور که در بخش ۴-۱ ثابت شد، برای هر ولتاژ ورودی به ازای یک حداکثر جریان بهینه، بیشترین بازدهی رخ می‌دهد. از رابطه ۴-۳ ابتدا برای ورودی‌های مختلف حداکثر جریان بهینه بدست می‌آید و سپس فرکانس و t_{on} لازم برای تولید حداکثر جریان موردنظر طراحی می‌شود. مقدار α برای اینکه مبدل افزایشنده در حالت DCM باشد، باید بین ۱ تا ۲ باشد زیرا از رابطه ۲-۱۲ دوره تناوب مبدل به صورت رابطه ۴-۵ بدست می‌آید که

^۱ Load

میزان دوره تناوب باید بزرگتر از t_{on} باشد. در این صورت با توجه به رابطه ۴-۴ و ۴-۵، تنها به ازای α بزرگتر از یک این شرط برقرار می‌شود. از طرفی طبق رابطه ۴-۶ با فرض این که زمان روشن بودن کلید سمت پایین زیاد است و با صرف نظر از اثر مقاومت سلف و مقاومت کلید سمت پایین، می‌توان به رابطه ۴-۸ رسید که حداکثر میزان α (ضریب I_{peak0}) می‌تواند برابر دو باشد.



شکل ۴-۲ طرح کلی مبدل افزایشنده پیشنهادی

$$T = \frac{2L\alpha^2}{R_{TEG}} \quad (۵-۴)$$

$$L \frac{di}{dt} = V_{TEG} - R_{TEG} i \quad (۶-۴)$$

$$i = \frac{I_{peak}}{2} = \frac{di}{2} \quad (۷-۴)$$

$$di = I_{peak} = 2 \frac{V_{TEG}}{R_{TEG}} = 2I_{peak0} \quad (۸-۴)$$

جدول ۴-۲ حداکثر جریان بهینه سلف و t_{on} و فرکانس لازم به ازای ولتاژهای ورودی مختلف که به صورت تئوری بدست آمده است را نشان می‌دهد. از جدول ۴-۲ برداشت می‌شود، بهینه‌ترین حالت ممکن برای ولتاژهای ورودی بیشتر از ۴۰ میلی‌ولت این است که مبدل در حالت کاری CCM باشد (زیرا α در این حالت کوچکتر از یک است) اما در مبدل پیشنهادی برای ولتاژهای ورودی بیشتر از ۴۰ میلی‌ولت فرکانس و زمان روشن بودن کلید سمت پایین به گونه‌ای طراحی خواهد شد که در این بازه مبدل در مرز حالت CCM یا همان CRM باشد و وارد

حالت CCM نشود، زیرا در بازه ولتاژ ورودی بین ۵۰ تا ۲۰۰ میلی‌ولت بازدهی مبدل در حالت CRM بسیار نزدیک به CCM است و تقریباً یکسان هستند اما مبدل در حالت CCM احتیاج به یک مدار کنترل t_{off} دقیق دارد که این مدار دارای توان مصرفی بوده و خود سبب افت بازدهی مبدل شده و در حقیقت بازدهی مبدل در این بازه از ولتاژ در حالت CCM کمتر از حالت CRM خواهد شد. اگر با توجه به کاربرد پزشکی و محدودیت اختلاف دما، محدودیت در بازه ولتاژ ورودی وجود نداشت و ولتاژ ورودی تا ۳۰۰ میلی‌ولت افزایش می‌یافت، بهینه‌ترین حالت کاری، CCM بود. با توجه به بازه ولتاژ ورودی و با توجه به اینکه مبدل باید در حالت DCM و CRM باشد، هفت فرکانس کاری برای مبدل در نظر گرفته می‌شود که چگونگی پیاده‌سازی آن برای شبیه‌سازی مبدل را در فصل ۵ بررسی خواهیم کرد.

جدول ۴-۲ جدول مقادیر تئوری فرکانس و زمان روشن شدن و جریان بهینه مبدل پیشنهادی

$V_{in}(mV)$	$t_{on}(\mu S)$	$T(\mu S)$	$f_s(Hz)$	$I_{peak}(mA)$	α
۲۰	۳۲/۳۰۳	۵۵/۵۰۵	۱۸۰۱۶/۳۲	۶/۸۷۳	۱/۶۳
۳۰	۲۴/۱۰۸	۳۰/۹۱۶	۳۲۳۴۴/۸۳	۷/۶۹۴	۱/۲۸۲
۴۰	۱۹/۴۹۰	۲۰/۲۰۵	۴۹۴۹۱/۱۵	۸/۲۹۳	۱/۰۳۶
۵۰	۱۶/۴۶۹	۱۴/۴۲۷	۶۹۳۱۲/۰۹	۸/۷۶۰	۰/۸۷۶
۶۰	۱۴/۳۱۶	۱۰/۹۰۱	۹۱۷۲۷/۹۶	۹/۱۳۸	۰/۷۶۱
۷۰	۱۲/۶۹۲	۸/۵۶۹	۱۱۶۶۸۹/۵	۹/۴۵۲	۰/۶۷۵
۸۰	۱۱/۴۱۹	۶/۹۳۶	۱۴۴۱۶۴	۹/۷۱۸	۰/۶۰۷
۹۰	۱۰/۳۹۰	۵/۷۴۲	۱۷۴۱۲۹	۹/۹۴۸	۰/۵۵۲
۱۰۰	۹/۵۳۹	۴/۸۴۱	۲۰۶۵۶۷/۹	۱۰/۱۴۸	۰/۵۰۷
۱۲۰	۸/۲۱۱	۳/۵۸۶	۲۷۸۸۲۲/۱	۱۰/۴۸۲	۰/۴۳۶
۱۵۰	۶/۸۰۸	۲/۴۶۵	۴۰۵۵۳۲/۹	۱۰/۸۶۴	۰/۳۶۲
۱۸۰	۵/۸۳۷	۱/۸۱۲	۵۵۱۷۲۰/۲۷	۱۱/۱۷۸	۰/۳۱۰
۲۰۰	۵/۳۲۰	۱/۵۰۵	۶۶۴۱۵۴/۷۴	۱۱/۳۲	۰/۲۸۳

تاکنون طرح اصلی مبدل افزایشنده و مؤلفه‌های آن طراحی شده است. حال به طراحی مدار کنترل مبدل پرداخته خواهد شد. در این مبدل به یک مدار ZCS برای هدایت کلید سمت بالا و مداری برای کنترل حداکثر جریان سلف نیاز است.

۴-۴ طراحی مدار ZCS مبدل افزایشنده


در مبدل پیشنهادی برای هدایت کلید سمت بالای مبدل از روش ZCS استفاده شده است. برای پیاده‌سازی این روش از مدار ZCS دیجیتال همچون مبدل‌های [۵]، [۱۶] و [۱۹] استفاده شده است که نحوه عملکرد آن در فصل سوم مورد بررسی قرار گرفت.

همان‌طور که در فصل دوم مطرح شد، زمانی که کلید سمت پایین مبدل روشن می‌شود گره SW تقریباً زمین شده و ولتاژ آن صفر می‌شود و زمانی که کلید سمت پایین خاموش و کلید سمت بالا روشن است، این گره به خروجی مبدل وصل شده و مادامی که کلید سمت بالا روشن باشد (به اندازه t_{off})، ولتاژ این گره با ولتاژ خروجی برابر است. ولتاژ این گره باتوجه به اینکه کلید سمت بالا زود یا دیر خاموش شود می‌تواند دارای بالازدگی یا پایین‌زدگی باشد، به همین سبب ابتدا یک فلیپ‌فلاپ D برای تشخیص بالازدگی و پایین‌زدگی ولتاژ گره SW، نمونه‌برداری از آن را با یک تأخیر پس از قطع کلید سمت بالای مبدل (با تأخیری از سیگنال q_p) انجام می‌دهد که این تأخیر، تأثیر مستقیمی بر میزان دقت ZCS و بازدهی مبدل دارد. تاکنون معیاری برای تنظیم میزان این تأخیر در تحقیقات مختلف مشخص نشده است. انتخاب مناسب این تأخیر به کلید سمت بالای مبدل اجازه می‌دهد که بسیار دقیق و نزدیک به جریان صفر قطع شود. این فلیپ فلاپ اگر در گره SW بالازدگی تشخیص دهد، یک سیگنال یک و یا اگر پایین‌زدگی تشخیص دهد، یک سیگنال صفر تولید می‌کند. در مرحله بعد از یک شمارنده بالا و پایین‌شمار استفاده می‌شود که عمل شمارش را با نرخ کلیدزنی کلید سمت پایین مبدل (سیگنال q_n) انجام می‌دهد. از طرفی برای ساخت t_{off} از همان سیگنال q_n استفاده می‌شود و با بهره‌گیری از ساختار تأخیر که


مجموعه‌ای از ۱۶ تأخیر است، می‌توان ۱۶ سیگنال با عرض‌های متفاوت ساخت. سپس به کمک یک مالتی‌پلکسر که خطوط انتخاب آن توسط شمارنده کنترل می‌شود، مناسب‌ترین سیگنال برای هدایت کلید سمت بالا انتخاب خواهد شد. اگر سیگنال SW حاوی بالازدگی باشد و سیگنال یک توسط فلیپ‌فلاپ تولید شود یعنی کلید سمت بالا زود خاموش شده و شمارنده عمل شمارش را افزایشی انجام داده و مالتی‌پلکسر سیگنالی با تأخیر بزرگتر و یا به عبارتی سیگنالی با عرض بیشتر را انتخاب می‌کند تا کلید سمت بالا مدت زمان بیشتری روشن باشد و دیرتر خاموش شود. همچنین اگر در ولتاژ SW پایین‌زدگی وجود داشته باشد، بالعکس این اتفاق رخ می‌دهد. در نهایت مدار ZCS بین دو تأخیری که یکی زودتر و دیگری دیرتر کلید سمت بالای مبدل را خاموش می‌کند، نوسان خواهد کرد. به عبارتی هرگاه سیگنال UPDOWN شمارنده مدار ZCS به صورت یک پالس ثابت باشد، نشان‌دهنده این است که این مدار دو تأخیر مناسب برای هدایت کلید سمت بالای مبدل را در آن ولتاژ ورودی خاص یافته و تا زمانی که ولتاژ ورودی تغییر نکند، این پالس ثابت خواهد ماند.

باتوجه به بازه ولتاژ ورودی تعداد تأخیرهای مدار ZCS می‌تواند متفاوت باشد. در این تحقیق برای بازه ولتاژ ۲۰ تا ۲۰۰ میلی‌ولت می‌توان t_{off} را از رابطه ۴-۹ محاسبه کرد. در مبدل پیشنهادی باتوجه به بازه ولتاژ ورودی از ۱۶ تأخیر استفاده شده و برای انتخاب این تعداد از تأخیرها به یک شمارنده بالا-پایین‌شمار ۴ بیتی نیاز است. هرچه تعداد تأخیرها بیشتر و میزان تأخیری که ایجاد می‌کنند، کمتر باشد، دقت مدار ZCS نیز بیشتر خواهد شد اما این افزایش دقت به بهای افزایش توان مصرفی و در نتیجه کاهش بازده بدست می‌آید. در حقیقت این یک مصالحه بین دقت و توان مصرفی است که یکی بازدهی مبدل را افزایش و دیگری آن را کاهش می‌دهد و با شبیه‌سازی مشخص می‌شود که اگرچه استفاده از شمارنده ۴ بیتی دقت کمتری دارد اما کاهش توان مصرفی منجر به بازدهی مناسب‌تری می‌شود. شکل ۴-۳(الف) طرح کلی مدار ZCS پیشنهادی را نشان می‌دهد. در این مدار شمارنده بالا و پایین‌شمار نیز به صورت طرح نشان داده شده در شکل ۴-۴ پیاده‌سازی شده است.

$$t_{off} = \frac{2 L I_{peak}}{V_{out} - V_{in}} \quad (۹-۴)$$




(الف)



(ب)

شکل ۳-۴ مدار ZCS (الف) طرح کلی مدار ZCS (ب) ساختار تأخیر مبدل پیشنهادی




شکل ۴-۴ طرح مدار شمارنده بالا و پایین شمار مدار ZCS پیشنهادی

در طراحی این مدار ZCS، ابتدا از یک تأخیر صدو بیست نانوثانیه و سپس از تأخیرهای ۶۰ نانوثانیه‌ای به عنوان گام مدار استفاده شده و ساختار واحد تأخیر نیز در شکل ۳-۴ (ب) نشان داده شده است. در حقیقت کمترین

عرض سیگنال q_p صدوبیست نانو ثانیه است و سپس باتوجه به نیاز مبدل با هر گام ۶۰ نانو ثانیه افزایش می یابد و ۱۵ گام برای تغییر وجود دارد. همچنین فلیپ فلاپ D با یک تأخیر ۲۵ نانو ثانیه ای پس از خاموش شدن کلید سمت بالای مبدل عمل نمونه برداری از ولتاژ گره SW را انجام می دهد. در این مدار از المان های تأخیری با توان مصرفی بهینه استفاده شده است که ساختار کلی آن از مرجع [۲۳] الگو گرفته شده و برای میزان تأخیر موردنظر در این طرح مورد باز طراحی قرار گرفته است.

۴-۵ طراحی مدار کنترل جریان مبدل افزایشنده

همان گونه که در ابتدای فصل شرح دادیم هدف این تحقیق آن است که در مبدل افزایشنده پیشنهادی با استفاده از روش PFM، حداکثر جریان سلف را کنترل کرده تا اتلاف مبدل کاهش یافته و بازده افزایش یابد. طرح پیشنهادی مدار کنترل جریان سلف در شکل ۴-۵ نشان داده شده است.



شکل ۴-۵ طرح کلی مدار کنترل جریان سلف پیشنهادی

در این طرح یک بخش تولید فرکانس وجود دارد که فرکانس های مورد نیاز مبدل را تولید کرده و برای داشتن توان مصرفی بهینه این نوسان سازها در ولتاژ تغذیه پایین طراحی شده اند، در مرحله بعد از یک تغییر دهنده سطح

ولتاژ^۱ برای تبدیل دامنه سیگنال تولیدی به $1/8$ ولت استفاده شده است. انتخاب فرکانس مناسب برای ورودی‌های مختلف نیازمند یک واحد کنترل و انتخاب فرکانس است، به همین سبب تمامی فرکانس‌های تولیدی به یک مالتی پلکسر داده شده و خطوط انتخاب آن توسط یک واحد منطقی کنترل می‌شود. در ادامه به بررسی و طراحی هر یک از این ساختارها و نحوه پیاده‌سازی آن‌ها پرداخته می‌شود.

۴-۵-۱ واحد تولید فرکانس^۲

باتوجه به جدول ۴-۲، برای طراحی مبدل پیشنهادی هفت فرکانس کلیدزنی انتخاب شده است که مطابق با ولتاژ ورودی توسط واحد کنترل منطقی انتخاب می‌شوند. واحد تولید فرکانس شامل هفت نوسان‌ساز است که فرکانس و چرخه وظیفه هریک از آن‌ها به میزانی که MPPT مبدل تعیین کرده، به صورت ثابت و مطابق با جدول ۴-۲ طراحی شده است. اگر توان مصرفی این نوسان‌سازها زیاد باشد، می‌تواند سبب کاهش بازده مبدل شود، به همین سبب این نوسان‌سازها ابتدا در ولتاژ تغذیه پایین طراحی می‌شوند، سپس توسط واحد تغذیه‌دهنده سطح ولتاژ دامنه سیگنال تولیدی آن‌ها به $1/8$ ولت می‌رسد. ولتاژ تغذیه‌ی مدارهای کنترل از خروجی مبدل تأمین می‌شود و از آن‌جایی که خروجی مبدل $1/8$ ولت است، ابتدا از یک ساختار تقسیم‌کننده ولتاژ استفاده شده و ولتاژ خروجی مبدل را به ۶۰۰ میلی‌ولت تبدیل کرده و از آن برای تغذیه نوسان‌سازها استفاده می‌شود. دامنه سیگنال تولیدی این نوسان‌سازها نیز ۶۰۰ میلی‌ولت است.


با توجه به توضیحات فوق نوسان‌سازهای حلقوی^۳ بهترین گزینه برای تولید سیگنال مورد نیاز مبدل هستند. طرح کلی نوسان‌ساز حلقوی ۵ مرحله‌ای استفاده شده در این تحقیق به همراه ساختار تأخیرهای آن به ترتیب در شکل ۴-۶(الف) و (ب) نشان داده شده است. ساختار تأخیر انتخابی برای این تحقیق براساس [۲۴] برای کاهش

^۱ Level Shifter


^۲ Oscillator block

^۳ Ring Oscillator

توان مصرفی و رسیدن به فرکانس مورد نظر انتخاب شده است. یکی از ویژگی‌های مهم نوسان‌سازها در مبدل این است که تغییرات فرکانسی آن‌ها نسبت به عوامل محیطی مثل دما و فرایند ساخت کم باشد. ساختار انتخاب شده دارای کمی تغییرات است اما می‌توان از طرح‌هایی همچون مرجع [۲۵] که ولتاژ کنترل تأخیرها با استفاده از ساختار سنسور دما تأمین می‌شود، استفاده کرد که این تغییرات نسبت به دما بسیار ناچیز باشد.



(الف)



(ب)

(ج)


شکل ۴-۶ واحد تولید فرکانس (الف) ساختار یک نوسان‌ساز حلقوی (ب) مدار تأخیر پیشنهادی (ج) طرح کامل واحد تولید فرکانس پیشنهادی

نوسان‌ساز ۵ مرحله‌ای استفاده شده در این طرح برای اینکه MPPT مبدل برهم نخورد باید دارای چرخه وظیفه مشخصی طبق رابطه ۳-۱ باشد. به منظور ارضای این نیاز دو خازن در ساختار نوسان‌سازها استفاده شده که مقادیر آن‌ها برای هر نوسان‌ساز منحصر به فرد است. صرفاً جهت تنظیم فرکانس و چرخه وظیفه این خازن‌ها به کار گرفته شده‌اند زیرا هر خازن با ثابت زمانی خاصی شارژ شده و زمان نشست مشخصی ایجاد می‌کند. ایجاد

این تأخیر می‌تواند سبب جلوگیری از استفاده از تعداد تأخیرهای بیشتر شود و به صورت دقیق‌تر فرکانس و چرخه وظیفه را تعیین می‌کند. ساختار کامل واحد تولید فرکانس نیز در شکل ۴-۶ (ج) نشان داده شده است.

۴-۵-۲ تغییردهنده سطح ولتاژ

از آنجایی که دامنه سیگنال تولیدی توسط نوسان‌سازها ۶۰۰ میلی‌ولت است، برای تبدیل دامنه این سیگنال به $1/8$ ولت از یک واحد مبدل سطح ولتاژ استفاده شده است تا بخش‌های کنترل منطقی مبدل افزایشنده قادر به تشخیص این سیگنال‌ها باشند. طرح کامل مدار این واحد در شکل ۴-۷ نشان داده شده و برگرفته از [۲۶] است. توان مصرفی پایین از جمله دلایل انتخاب این ساختار است.



شکل ۴-۷ طرح کامل مدار مبدل سطح ولتاژ [۲۶]

در مدار شکل ۴-۷ زمانی که سیگنال $IN=0$ و $INB=VDDL$ است، M_{N1} خاموش و M_{N2} روشن می‌شود. در نتیجه خروجی صفر شده و M_{P3} روشن و خازن C_1 شارژ می‌شود. با شارژ شدن خازن ولتاژ گره B افزایش یافته و M_{N3} روشن می‌شود. به طور مشابه، هنگامی که سیگنال ورودی (یعنی IN) یک می‌شود، M_{N2} خاموش، M_{N1} و M_{N3} روشن می‌شوند. در یک مدت زمانی ولتاژ گره OUT با سطح منطقی IN مطابقت ندارد. در این مدت، M_{P1} ، M_{P3} ، M_{P4} روشن می‌شوند، بنابراین یک جریان از این شاخه مدار می‌گذرد، سپس این جریان در M_{P2} آینه

می‌شود و گره OUT به سطح بالای ولتاژ می‌رسد. IN سیگنال ورودی با دامنه کوچک و OUT سیگنال خروجی که دامنه آن به VDDH رسیده است.

۴-۵-۳ کنترل‌کننده فرکانس کلیدزنی^۱


اکنون برای هدایت و کنترل فرکانس‌های تولید شده، به یک واحد کنترل نیاز داریم. در این تحقیق برای کنترل و انتخاب فرکانس مناسب از مدار ZCS استفاده شده است، به این صورت که در مدار ZCS باتوجه به ولتاژ ورودی مبدل دو تأخیر از ۱۶ تأخیر موجود انتخاب می‌شود و زمانی که پایه UPDOWN شمارنده مدار ZCS شروع به نوسان می‌کند، در حقیقت مدار ZCS باتوجه به ولتاژ ورودی با استفاده از دو تأخیر سیگنال q_p مناسب را تولید می‌کند. از آنجایی که t_{off} برای هر ولتاژ ورودی منحصر بفرد است و هر دو تأخیر خاص برای یک ولتاژ ورودی انتخاب می‌شود، در نتیجه از خروجی شمارنده مدار ZCS می‌توان برای تشخیص ولتاژ ورودی استفاده کرد تا فرکانس مورد نظر انتخاب شده و حداکثر جریان سلف در آن ورودی کنترل و بازدهی بهینه حاصل شود.

طرح کلی مدار کنترل پیشنهادی در شکل ۴-۸ نشان داده شده است. این مدار با استفاده از یک واحد منطقی^۲ و یک فلیپ‌فلاپ D و یک شمارنده ۳ بیتی بالاشمار پیاده‌سازی شده است. در ابتدا اولین فرکانس انتخاب شده و مبدل شروع به کار می‌کند تا جایی که سیگنال UPDOWN شمارنده مدار ZCS نوسان کند، آنگاه یک ساختار منطقی که مجموعه‌ای از گیت‌های منطقی بوده، باتوجه به اینکه در اولین فرکانس کدام تأخیر انتخاب شده است درستی فرکانس را بررسی می‌کند. اگر نسبت به ولتاژ ورودی این فرکانس اشتباه باشد، این ساختار سیگنال صفر تولید کرده (سیگنال Check-out) و با استفاده از فلیپ‌فلاپ D یک تک‌پالس تولید شده که شمارنده بالاشمار را کنترل می‌کند تا یک بار عمل شمارش را انجام دهد و فرکانس دوم مبدل را انتخاب کند. آنقدر این عمل تکرار می‌شود تا ساختار منطقی پس از بررسی فرکانس انتخابی و سیگنال‌های q_1 ، q_2 ، q_3 و q_4 ، سیگنال یک را تولید

^۱ Frequency Control

^۲ Logic Control

کند، در این صورت فرکانس انتخابی مناسب بوده و دیگر شمارنده فرمان شمارش دریافت نمی‌کند و مبدل در این فرکانس وارد حالت دائمی شده و به کار خود ادامه می‌دهد. درحقیقت واحد منطقی مدار کنترل حداکثر جریان وظیفه تأیید درستی فرکانس انتخاب شده را دارد.



شکل ۴-۸ طرح کامل مدار کنترل کننده فرکانس کلیدزنی

همان‌طور که در شکل ۴-۵ مشاهده می‌شود، برای انتخاب فرکانس مناسب از بین فرکانس‌های تولید شده از یک مالتی‌پلکسر استفاده شده است که خطوط انتخاب آن توسط یک شمارنده کنترل می‌شود. شمارنده استفاده شده در این مدار همان شمارنده ارائه شده در مدار ZCS است اما از آن‌جا که در این مدار به شمارنده بالاشمار نیاز است، بنابراین باید پایه UPDOWN شمارنده در این طرح به سطح بالای ولتاژ متصل شود. شمارنده سه بیتی پیشنهادی عمل شمارش را در لبه پایین‌رونده کلاک خود انجام می‌دهد به صورت پیش‌فرض از ۱۱۱ شروع می‌کند، به همین سبب اولین فرکانس کاری مبدل به آخرین ورودی مالتی‌پلکسر متصل می‌شود. باتوجه به این موضوع هر فرکانس با یک شماره توسط شمارنده سه بیتی انتخاب می‌شود که شرح چگونگی آن در جدول ۴-۳ نشان داده شده است.


جدول ۳-۴ جدول شماره فرکانس‌های کاری مبدل

	f_{s1}	f_{s2}	f_{s3}	f_{s4}	f_{s5}	f_{s6}	f_{s7}
S_0	۱	۰	۱	۰	۱	۰	۱
S_1	۱	۰	۰	۱	۱	۰	۰
S_2	۱	۰	۰	۰	۰	۱	۱

در ساختار کنترل جریان پیشنهادی از آن جا که از فلیپ‌فلاپ حساس به لبه بالارونده استفاده شده است، برای طراحی واحد کنترل منطقی باید از شماره‌ی تأخیر انتخابی مدار ZCS در لبه بالارونده UPDOWN و شماره فرکانس کاری استفاده کرد. به طور مثال در اولین فرکانس کاری مبدل که مربوط به بازه ولتاژ ورودی ۲۰ تا ۳۰ میلی‌ولت است، اولین تأخیر مدار ZCS که ۱۲۰ نانوثانیه است، انتخاب می‌شود. شمارنده مدار ZCS در این بازه از ولتاژ ورودی بین دو شماره ۰۰۰۰ و ۰۰۰۱ نوسان می‌کند که در لبه بالارونده UPDOWN شمارنده در حالت ۰۰۰۰ بوده و از طرفی کد باینری این فرکانس ۱۱۱ است. از این رو اگر تمام سیگنال‌های S_0 ، S_1 ، S_2 ، $\overline{q_2}$ ، $\overline{q_1}$ ، $\overline{q_0}$ ، $\overline{q_3}$ باهم AND شوند و اگر در فرکانس ۱۱۱ تأخیر ۰۰۰۰ انتخاب شود یعنی مبدل در ورودی ۲۰ میلی‌ولت قرار دارد و فرکانس انتخابی نیز فرکانس مطلوب است در نتیجه ساختار کنترل منطقی سیگنال یک تولید کرده و پایه ریست فلیپ‌فلاپ صفر می‌شود و هیچ فرمان شمارشی برای شمارنده صادر نمی‌شود. تا زمانی که ولتاژ ورودی تغییر نکرده و مدار ZCS تأخیر دیگری را انتخاب نکند، مبدل در همین فرکانس به کار خود ادامه می‌دهد. به محض تغییر ولتاژ ورودی، مدار ZCS تأخیر دیگری را برای ساخت qp انتخاب می‌کند، در نتیجه فرمان شمارش برای شمارنده مدار کنترل فرکانس توسط ساختار کنترل منطقی فعال می‌شود و تا رسیدن به فرکانس مطلوب این زنجیره تکرار می‌شود. این طراحی به ازای تمامی ولتاژهای ورودی انجام شده و در نهایت ساختار کلی این بخش در فصل بعد نشان داده شده است.

۴-۵-۴ راه‌انداز کلید مبدل

راه‌انداز^۱ مداری است که سیگنالی با توان کم را به یک سیگنال با جریان و توان زیاد برای هدایت گیت یک ترانزیستور با ابعاد بزرگ مانند یک ماسفت قدرت تبدیل می‌کند. از آنجایی که ابعاد کلید سمت پایین مبدل افزاینده بزرگ و ظرفیت خازن گیت این ترانزیستور نیز زیاد است، در نتیجه سیگنالی که توسط مدار کنترل حداکثر جریان سلف برای هدایت این کلید تولید می‌شود، نمی‌تواند این کلید را به درستی روشن کند. در این تحقیق برای رفع این مشکل از یک مدار راه‌انداز استفاده شده است. ساده‌ترین ساختار برای مدارهای راه‌انداز استفاده از چندین معکوس‌کننده پشت سر هم است که به تدریج ابعاد آن‌ها بزرگ می‌شود. استفاده از این ساختار سبب می‌شود که زمان صعود^۲ سیگنال مورد نظر کمتر شده و سیگنال به حالت ایده‌آل نزدیکتر شود. شکل ۹-۴ طرح کلی راه‌انداز طراحی شده در این تحقیق را نشان می‌دهد که تأخیرهای استفاده شده در آن همان تأخیرهای شکل ۶-۴(ب) است.



شکل ۹-۴ طرح کلی راه‌انداز پیشنهادی

۶-۴ طراحی گیت‌های منطقی

همه‌ی مدارهایی که تاکنون در این فصل بررسی و طراحی شد، توسط گیت‌های منطقی پیاده سازی شده‌اند. تمامی گیت‌های منطقی نیز به صورت ترانزیستوری طراحی شده و در طراحی آن‌ها عوامل مختلفی در نظر گرفته شده است. میزان توانایی این گیت‌ها در ساخت سیگنال ایده‌آل و توان مصرفی آن‌ها از جمله عوامل مهم در طراحی


¹ Driver

² Rising Time

این گیت‌هاست. سیگنال‌های تولیدی توسط این گیت‌های منطقی اگر زمان صعود، زمان نزول^۱ و یا توان مصرفی زیادی داشته باشند، سبب تلفات در مبدل شده و باعث کاهش بازدهی می‌شوند.

۷-۴ طراحی ساختار تنظیم‌کننده ولتاژ خروجی^۲

ولتاژ خروجی مبدل با تغییر بار کم یا زیاد می‌شود اما انتظار ما از یک مبدل افزایشده تولید یک ولتاژ ثابت به ازای بازه مشخصی از بار است که مبدل برای آن طراحی می‌شود. در نتیجه به یک ساختار تنظیم‌کننده ولتاژ در خروجی نیاز داریم که می‌توان برای آن از یک مقایسه‌گر و یک مرجع ولتاژ استفاده کرد. شکل ۴-۱۰ طرح کلی ساختار تنظیم‌کننده ولتاژ در مبدل پیشنهادی را نشان می‌دهد. مقایسه‌گر با استفاده از تحقیق [۲۷] طراحی شده است، زیرا این طرح توان مصرفی کمی دارد و موجب افت بازدهی مبدل نمی‌شود. در این مدار میزان دقت و آفست مقایسه‌گر در مقابل توان مصرفی آن از اهمیت کمتری برخوردار است.



شکل ۴-۱۰ طرح کلی ساختار تنظیم‌کننده ولتاژ در مبدل پیشنهادی

در ساختار تنظیم‌کننده ولتاژ، ولتاژ خروجی مبدل به کمک یک مدار تقسیم ولتاژ به یک ولت تبدیل شده و با ولتاژ مرجع یک ولتی مقایسه می‌شود. سپس از نتیجه مقایسه برای هدایت کلید سمت بالا استفاده می‌شود که

¹ Falling Time

² Regulation

در صورتی که ولتاژ خروجی از $1/8$ ولت بیشتر شود، کلید سمت بالای مبدل برای جلوگیری از انتقال توان از سلف به خازن خروجی، قطع می‌شود.

۸-۴ نتیجه‌گیری

در این فصل ابتدا ایده به کار رفته در طراحی مبدل پیشنهادی شرح داده شد و سپس با استفاده از روابط و نمودارها به اثبات رسید. همچنین تمامی قسمت‌های مبدل پیشنهادی قدم به قدم طراحی و معرفی شد. در فصل بعد نتایج شبیه‌سازی مبدل پیشنهادی در فناوری 180 نانومتر CMOS به همراه تمامی مدارهای کنترل بررسی و با تحقیقات اخیر مقایسه خواهد شد.

فصل ۵

نتایج شبیه‌سازی مبدل افزایشده پیشنهادی

۱-۵ مقدمه


در این فصل مبدل طراحی شده در فصل چهارم به همراه تمامی مدار کنترل پیشنهادی شبیه‌سازی شده و مزیت‌های بدست آمده از این طراحی و همچنین مقادیر المان‌ها و نحوه شبیه‌سازی آن‌ها به صورت جزئی بررسی خواهد شد. مبدل پیشنهادی در این فصل در فن‌آوری ۱۸۰ نانومتر CMOS در نرم‌افزار Cadance شبیه‌سازی شده و نتایج حاصل با تحقیقات اخیر انجام شده در این زمینه مقایسه خواهد شد. در این تحقیق هدف طراحی یک مبدل افزایشنده در حالت DCM بوده که بتواند با کنترل حداکثر جریان سلف تلفات را کاهش داده و بازده آن افزایش یابد.

۲-۵ مبدل پیشنهادی

طرح کلی مبدل افزایشنده پیشنهادی در شکل ۱-۵ نشان داده شده است. با این فرض عملکرد کلی مبدل پیشنهادی را بررسی خواهیم کرد که یک راه‌انداز اولیه در ابتدا خروجی را به $1/8$ ولت می‌رساند، سپس مدار کنترل پیشنهادی شروع به کار کرده، فرکانس مناسب تولید شده و مبدل وارد حالت دائمی می‌شود. همان‌طور که در فصل ۴ بررسی کردیم، سلف مبدل را ۴۷ میکروهنری با مقاومت درونی ۶۰ میلی‌اهم انتخاب کرده (برگرفته از [۱۰])، سپس باتوجه به جدول ۲-۴ و روابط شرح داده شده فرکانس کلیدزنی و میزان چرخه وظیفه آن بدست می‌آید. در [۱۰] برای بازدهی بیشتر مبدل برای هر بازه از ولتاژ ورودی کلیدهایی با ابعاد مختلف انتخاب شده است، به همین دلیل در مبدل افزایشنده پیشنهادی نیز با توجه به کاربرد و بازه ولتاژ ورودی ابعاد کلید سمت بالا و پایین به صورت جدول ۲-۵ انتخاب شده و مقاومتی که این کلیدها در زمان روشن بودن از خود نشان می‌دهند و خازن گیت آن‌ها نیز در جدول ذکر شده است.

جدول ۱-۵ جدول ابعاد کلیدهای مبدل افزایشنده پیشنهادی

	$W(\mu m)$	$L(nm)$	$r_{on}(\Omega)$	$C_G(pF)$
NMOS M_N	65×100	۱۸۰	۰/۰۸۱۳	۷/۴۹۱
PMOS M_P	535×3	۱۸۰	۱/۴۰۳	۳/۲۰۷



شکل ۵-۱ طرح کامل مبدل افزایشده پیشنهادی

۵-۳ شبیه سازی مدار کنترل حداکثر جریان سلف پیشنهادی

مدار کنترل جریان پیشنهادی طبق شکل ۴-۵ شامل یک واحد تولید فرکانس، یک واحد مبدل سطح ولتاژ، یک ساختار کنترل فرکانس، یک مالتی پلکسر و یک راه انداز است که نتایج شبیه سازی این قسمت را ابتدا به صورت جدا سپس در مبدل پیشنهادی به صورت کامل بررسی خواهیم کرد.

۵-۳-۱ شبیه سازی واحد تولید فرکانس

همان طور که طبق روابط در فصل ۴ اثبات شد برای کنترل حداکثر جریان سلف به هفت فرکانس متفاوت برای کلیدزنی در مبدل پیشنهادی نیاز داریم که برای پیاده سازی این فرکانس ها از نوسان سازهای طراحی شده در فصل ۴ استفاده شده است و شکل ۵-۲ شکل موج تولیدی هریک از این نوسان سازها را نشان می دهد. باتوجه به جدول ۴-۲، فرکانس کلیدزنی در مبدل پیشنهادی برای بازه ولتاژ ورودی ۲۰ تا ۳۰ میلی ولت توسط نوسان ساز

Oscillator₁ با فرکانس ۱۹/۳۹ کیلوهرتز (شکل ۵-۲(الف))، برای بازه ۳۰ تا ۴۰ میلی‌ولت توسط نوسان‌ساز Oscillator₂ با فرکانس ۳۱/۵۹ کیلوهرتز (شکل ۵-۲(ب))، برای ولتاژ ۴۰ تا ۶۰ میلی‌ولت نیز توسط نوسان‌ساز Oscillator₃ با فرکانس ۴۱/۶۱ کیلوهرتز (شکل ۵-۲(پ))، همچنین برای ۶۰ تا ۸۰ میلی‌ولت به کمک نوسان‌ساز Oscillator₄ با فرکانس ۴۶/۲۹ کیلوهرتز (شکل ۵-۲(ت))، برای ۸۰ تا ۱۰۰ میلی‌ولت نیز توسط نوسان‌ساز Oscillator₅ با فرکانس ۴۸/۸۲ کیلوهرتز (شکل ۵-۲(ث))، برای ۱۰۰ تا ۱۲۰ میلی‌ولت به کمک نوسان‌ساز Oscillator₆ با فرکانس ۵۲/۰۸ کیلوهرتز (شکل ۵-۲(ج)) و برای ۱۲۰ تا ۲۰۰ میلی‌ولت توسط نوسان‌ساز Oscillator₇ با فرکانس ۵۶/۸۵ کیلوهرتز (شکل ۵-۲(چ)) انتخاب شده است. شرح کامل مشخصات فرکانس‌های شبیه‌سازی شده برای بازه‌های مختلف ولتاژ ورودی در جدول ۵-۲ نشان داده شده است. در نوسان‌سازهای طراحی شده برای این‌که چرخه وظیفه سیگنال تولیدی برای برقراری MPPT در مبدل مناسب باشد، در ساختار نوسان‌سازها از دو خازن کوچک استفاده شده است که به کمک آن‌ها می‌توان فرکانس و چرخه‌وظیفه نوسان‌سازها را به صورت دقیق‌تر تنظیم کرد.

جدول ۵-۲ جدول فرکانس‌های کلیدزنی مبدل افزایشنده پیشنهادی به ازای بازه‌های مختلف ولتاژ ورودی


$V_{in} (mV)$	$f_s (kHz)$	$T(\mu S)$	$t_{on}(\mu S)$	DutyCycle
۲۰-۳۰	$f_{s1}=19/39$	۵۱/۶۰	۳۰/۴۰	۵۸/۹٪
۳۰-۴۰	$f_{s2}=31/59$	۳۱/۶۶	۲۴/۱۵	۷۶/۲۷٪
۴۰-۶۰	$f_{s3}=41/61$	۲۴/۰۷	۲۰/۰۴	۸۳/۲۵٪
۶۰-۸۰	$f_{s4}=46/29$	۲۱/۵۶	۱۹/۸۳	۹۱/۹۷٪
۸۰-۱۰۰	$f_{s5}=48/82$	۲۰/۴۶	۱۹/۵۲	۹۵/۴۰٪
۱۰۰-۱۲۰	$f_{s6}=52/08$	۱۹/۵۲	۱۸/۷۳	۹۵/۹٪
۱۲۰-۲۰۰	$f_{s7}=56/85$	۱۷/۵۹	۱۶/۹۱	۹۶/۱۳٪

نوسان‌سازهای به کار رفته در این ساختار به صورت یک نوسان‌ساز حلقوی پنج مرحله‌ای (طبق شکل ۴-۶ (الف)) پیاده‌سازی شده‌اند که شکل ساختار تأخیرهای استفاده شده در آن‌ها هم در شکل ۴-۶ (ب) نشان داده شده است. برای هر نوسان‌ساز باتوجه به فرکانس آن مدت زمان تأخیرها متفاوت است. همچنین خازن‌های C_1 و C_2 نیز به صورت MIM^1 در نظر گرفته شده که برای هر نوسان‌ساز منحصر بفرد است. جدول ۳-۵ ابعاد خازن‌ها و ابعاد ترانزیستورهای ساختار شکل ۴-۶ (ب) برای همه نوسان‌سازهای طراحی شده در این تحقیق را نشان می‌دهد. همان‌طور که در فصل ۴ بررسی کردیم با توجه به رابطه ۳-۱ برای برقرار بودن MPPT چرخه‌وظیفه در فرکانس‌های مختلف، متفاوت است از این رو زمان روشن شدن و چرخه‌وظیفه همه پالس‌های تولیدی نیز در جدول ۳-۵ مشخص شده است. برای کاهش توان مصرفی و کاهش حساسیت نوسان‌ساز نسبت به دما، ولتاژ کنترل ساختار تأخیر ۲۵۰ میلی‌ولت انتخاب شده است. ولتاژ تغذیه این نوسان‌سازها ۶۰۰ میلی‌ولت و توان مصرفی کل نوسان‌سازها برابر ۲۶۰ نانوات است.

جدول ۳-۵ ابعاد ترانزیستورهای تأخیر نوسان‌سازها

	$(\frac{W}{L})_{M_1}$	$(\frac{W}{L})_{M_2}$	$(\frac{W}{L})_{M_3}$	$(\frac{W}{L})_{C_1}$	$(\frac{W}{L})_{C_2}$
Oscillator ₁	۰/۲۵/۰/۱۸	۱۱۷/۵/۰/۱۸	۰/۲۲/۰/۱۸	۴/۲/۴	۸/۷/۵
Oscillator ₂	۰/۲۵/۰/۱۸	۱۰۴/۰/۱۸	۰/۲۲/۰/۱۸	۴/۲/۴	۲۰/۵/۱۰
Oscillator ₃	۰/۲۵/۰/۱۸	۷۴/۰/۱۸	۰/۲۲/۰/۱۸	۴/۲/۴	۴/۷/۵
Oscillator ₄	۰/۲۵/۰/۱۸	۶۴/۰/۱۸	۰/۲۲/۰/۱۸	۴/۲/۴	۶/۵/۷/۵
Oscillator ₅	۰/۲۵/۰/۱۸	۶۱/۲/۰/۱۸	۰/۲۲/۰/۱۸	۴/۲/۴	۲۵/۵/۷/۵
Oscillator ₆	۰/۲۵/۰/۱۸	۵۴/۶/۰/۱۸	۰/۲۲/۰/۱۸	۴/۲/۴	۲۵/۴/۷/۵
Oscillator ₇	۰/۲۵/۰/۱۸	۵۱/۰/۱۸	۰/۲۲/۰/۱۸	۴/۲/۴	۲۵/۹/۷/۶


¹ Metal Insulator Metal Capacitor (MIM Cap)




شکل ۳-۵ نمودار شکل موج‌های تولید شده توسط نوسان‌سازهای مدار کنترل جریان مبدل پیشنهادی (الف) شکل موج نوسان‌ساز Oscillator₁ (ب) شکل موج نوسان‌ساز Oscillator₂ (پ) شکل موج نوسان‌ساز Oscillator₃ (ت) شکل موج نوسان‌ساز Oscillator₄ (ث) شکل موج نوسان‌ساز Oscillator₅ (ج) شکل موج نوسان‌ساز Oscillator₆ (چ) شکل موج نوسان‌ساز Oscillator₇

۵-۳-۲ شبیه‌سازی مبدل سطح ولتاژ

برای تبدیل دامنه پالس تولیدی نوسان‌سازها از ۶۰۰ میلی‌ولت به ۱/۸ ولت از ساختار شکل ۵-۳ استفاده شده و طبق [۲۶] طراحی شده است. این ساختار دارای دو ولتاژ تغذیه ۶۰۰ میلی‌ولت (VDD_1) و ۱/۸ ولت (VDD_2) و توان مصرفی ۳۶/۴۸ نانوات است. شکل ۵-۴ ورودی و خروجی این ساختار را نشان می‌دهد. همان‌طور که از شکل ۵-۴ پیداست، علاوه بر تبدیل سطح ولتاژ، در این مدار سعی شده است که تا حد زیادی زمان صعود و نزول پالس نیز بهبود یابد. در ساختار مبدل پیشنهادی به تعداد نوسان‌سازها، مبدل سطح ولتاژ استفاده شده است اما در هر زمان فقط یکی از آن‌ها توان مصرف می‌کند زیرا هر فرکانس که انتخاب می‌شود مبدل سطح ولتاژ مربوط به همان فرکانس با یک کلید در مدار قرار می‌گیرد.




شکل ۵-۳ طرح کامل مبدل سطح ولتاژ مدار کنترل جریان پیشنهادی



شکل ۵-۴ نمودار ورودی و خروجی مبدل سطح ولتاژ

۳-۳-۵ شبیه‌سازی مدار کنترل فرکانس


مدار کنترل فرکانس که یک ساختار ساده و متشکل از کنترل‌کننده منطقی و فلیپ‌فلاپ D و یک شمارنده است در شکل ۴-۸ نشان داده شده است. این ساختار از خروجی مبدل تغذیه شده و ۱/۲۳۰ میکرووات توان مصرف می‌کند. این واحد با توجه به عملکرد مدار ZCS، ولتاژ ورودی مبدل را تشخیص داده و فرکانس مناسب را انتخاب می‌کند. چگونگی طراحی واحد کنترل منطقی در فصل قبل شرح داده شد. طرح کلی کنترل‌کننده منطقی در این ساختار که شامل مجموعه‌ای از گیت‌های منطقی است در شکل ۵-۵ نشان داده شده است. طرح کامل شمارنده نیز مشابه همان شمارنده مدار ZCS است که در شکل ۴-۴ نشان داده شده است، اما از آن جایی که در این ساختار به شمارنده بالاشمار احتیاج داریم، ورودی UPDOWN شمارنده به سطح بالای ولتاژ متصل می‌شود.



شکل ۵-۵ ساختار کنترل منطقی مدار کنترل جریان سلف پیشنهادی

۴-۳-۵ شبیه‌سازی راه‌انداز

در شکل ۵-۶ طرح مدار راه‌انداز مبدل پیشنهادی که در فصل قبل انتخاب کردیم، نشان داده شده است و ابعاد ترانزیستورهای این مدار نیز در جدول ۵-۴ ذکر شده است. در مبدل پیشنهادی طی شبیه‌سازی‌های انجام شده مشاهده شد که اگر سیگنال تولید شده برای هدایت کلید سمت پایین مبدل دارای t_{rise} و t_{fall} (زمان نزول و زمان صعود) بیشتر از ۵ نانوثانیه باشد، عملکرد مبدل به درستی صورت نمی‌گیرد. از این رو به منظور کاهش زمان نزول و صعود پالس تولیدی مدار کنترل جریان سلف و هدایت کلید سمت پایین، از راه‌انداز شکل ۵-۶ در مبدل پیشنهادی استفاده است. ولتاژ کنترل استفاده شده برای تأخیرهای این راه‌انداز ۶۰۰ میلی‌ولت بوده و همچنین این تأخیرها از خروجی مبدل تغذیه شده و مجموعاً ۷۰۸ نانواتر توان مصرف می‌کند.



شکل ۵-۶ مدار راه‌انداز مبدل پیشنهادی

جدول ۴-۵ ابعاد ترانزیستورهای مدار راه‌انداز

	W(μm)	L(nm)
M ₁ , M ₄ , M ₇ , M ₁₀ , M ₁₃	۰/۲۲	۱۸۰
M ₂	۲	۱۸۰
M ₃	۵	۱۸۰
M ₅	۸	۱۸۰
M ₆	۲۵	۱۸۰
M ₈	۱۲	۱۸۰
M ₉	۵۰	۱۸۰
M ₁₁	۲۲	۱۸۰
M ₁₂	۷۰	۱۸۰
M ₁₄	۳۰	۱۸۰
M ₁₅	۱۰۰	۱۸۰
M ₁₆	۶۰	۱۸۰
M ₁₇	۲۰۰	۱۸۰
M ₁₈	۷۰۴	۱۸۰


۴-۵ شبیه‌سازی مدار ZCS مبدل پیشنهادی

پیش‌تر در فصل چهارم برای هدایت کلید سمت بالای مبدل یک مدار ZCS طراحی شد. این مدار منطقی برای ایجاد t_{off} به ۱۶ تأخیر احتیاج دارد که طبق طراحی فصل قبل، کمترین زمان خاموش کلید سمت بالا ۱۲۰ نانوثانیه در نظر گرفته شده و سپس با گام ۶۰ نانوثانیه تا ۱۵ گام افزایش می‌یابد البته برای ارضای t_{off} مورد نیاز ولتاژهای ورودی ۱۸۰ تا ۲۰۰ میلی‌ولت ۴ گام آخر در هرگام از دو تأخیر ۶۰ نانوثانیه‌ای استفاده شده است. این تأخیرها مشابه شکل ۷-۵ به صورت دو طبقه معکوس‌کننده پشت‌هم پیاده‌سازی شده که ابعاد آن برای هردو تأخیر ۱۲۰ نانوثانیه‌ای (تأخیر ۱) و ۶۰ نانوثانیه‌ای (تأخیر ۲) در جدول ۵-۵ آمده است. میزان دقیق تأخیر به کار رفته در

مدار پیشنهادی ۱۲۵ و ۶۳ نانوثانیه و ولتاژ کنترل این تأخیرها ۵۰۰ میلی‌ولت است. کلیه بخش‌های مدار ZCS از خروجی مبدل تغذیه شده و توان مصرفی آن ۲/۱۴۲ میکرووات است.

جدول ۵-۵ ابعاد ترانزیستورهای تأخیرهای به کار رفته در مدار ZCS مبدل پیشنهادی

$(\frac{W}{L})_{M_6}$	$(\frac{W}{L})_{M_5}$	$(\frac{W}{L})_{M_4}$	$(\frac{W}{L})_{M_3}$	$(\frac{W}{L})_{M_2}$	$(\frac{W}{L})_{M_1}$	
۰/۲۲/۰/۱۸	۱۰۰/۰/۱۸	۰/۲۲/۰/۱۸	۱۰۰/۰/۱۸	۰/۲۲/۰/۱۸	۰/۲۲/۰/۱۸	تأخیر ۱
۰/۲۲/۰/۱۸	۵۰/۰/۱۸	۰/۲۲/۰/۱۸	۵۰/۰/۱۸	۰/۲۲/۰/۱۸	۰/۲۲/۰/۱۸	تأخیر ۲




شکل ۵-۷ طرح تأخیر مدار ZCS پیشنهادی

۵-۵ شبیه‌سازی تنظیم‌کننده ولتاژ خروجی

در فصل قبل برای داشتن یک ولتاژ ثابت در خروجی به ازای تغییرات ولتاژ ورودی و تغییرات بار، واحدی به عنوان تنظیم‌کننده ولتاژ خروجی طراحی شد. طرح کلی مقایسه‌گر به کار رفته در این ساختار در شکل ۴-۱۰ نشان داده شده است. طراحی ساختار شکل ۴-۱۰ برگرفته از مرجع [۲۷] است. این مقایسه‌گر پس از شبیه‌سازی در بازه ولتاژ یک ولت تا ولتاژ تغذیه آن دارای ۲۰/۱۵ میلی‌ولت آفست در ورودی است. همچنین توان مصرفی آن در این بازه بسیار کم و به میزان ۱/۳۸۸ میکرووات است.


۶-۵ شبیه‌سازی مبدل پیشنهادی

تاکنون در این فصل تمامی بخش‌های کنترلی مبدل پیشنهادی شبیه‌سازی و بررسی شد. حال به بررسی عملکرد و شبیه‌سازی مبدل همراه با بخش‌های کنترلی آن خواهیم پرداخت. نمودار شکل ۸-۵ بازده و نمودار شکل ۹-۵ توان استخراج شده در خروجی مبدل پیشنهادی به ازای ولتاژهای ورودی مختلف را نشان می‌دهد.



شکل ۸-۵ نمودار بازدهی مبدل پیشنهادی به ازای ولتاژهای ورودی مختلف


باتوجه به نمودار شکل ۸-۵ مبدل پیشنهادی در کمترین ولتاژ ورودی (۲۰ میلی‌ولت) ۶۰/۰۵٪ و در کل بازه ولتاژ ورودی حداکثر ۹۲/۵۲٪ (در ولتاژ ۱۵۰ میلی‌ولت) بازدهی دارد. توان استخراج شده توسط مبدل در کل بازه ولتاژ ورودی، معیار مهمی برای انتخاب هر مبدل افزاینده به عنوان منبع تغذیه در کاربردهای مختلف است، زیرا مبدل افزاینده باید توان مصرفی یک مصرف‌کننده را تأمین نماید. طبق نمودار ۹-۵ بیشترین توان استخراج شده از مبدل پیشنهادی ۱۸۳۰/۹۱ میکرووات است.




شکل ۵-۹ نمودار توان خروجی مبدل پیشنهادی به ازای ولتاژهای ورودی مختلف

شکل ۵-۱۰ ولتاژ خروجی مبدل پیشنهادی به ازای ولتاژهای ورودی ۳۰ (شکل الف)، ۵۰ (شکل ب)، ۷۰ (شکل پ)، ۱۰۰ (شکل ت)، ۱۵۰ (شکل ث) و ۲۰۰ میلی‌ولت (شکل ج) را نشان می‌دهد. همان‌طور که در این شکل مشاهده می‌شود ابتدا طبق فرض خازن خروجی توسط یک راه‌انداز اولیه تا ولتاژ $1/8$ ولت شارژ می‌شود. سپس مدار کنترل پیشنهادی شروع به کار می‌کند و تا یافتن فرکانس مناسب و تا زمانی که مدار ZCS برای ساختن t_{off} مناسب تأخیر متناسب با ولتاژ ورودی را انتخاب کند، ولتاژ خروجی مبدل افت می‌کند. پس از انتخاب فرکانس و تأخیر مناسب مبدل وارد حالت دائمی شده و خازن خروجی تا ولتاژ $1/8$ ولت شارژ می‌شود و به کمک مدار تنظیم کننده ولتاژ، ولتاژ خروجی تا زمانی که ولتاژ ورودی تغییر نکند، ثابت خواهد ماند.

شکل ۵-۱۱ ولتاژ گره میانی یا همان گره V_{sw} در مبدل پیشنهادی را نشان می‌دهد. با توجه به مدار ZCS پیشنهادی انتظار داریم V_{sw} شامل یک بالازدگی و یک پایین‌زدگی متوالی باشد، زیرا دو تأخیری که برای ساخت q_p انتخاب می‌شود، یکی زودتر و دیگری دیرتر کلید سمت بالا را خاموش می‌کند. این بالازدگی و پایین‌زدگی در شکل ۵-۱۱ ملاحظه می‌شود.




شکل ۵-۱۰ ولتاژ خروجی مبدل پیشنهادی به ازای ولتاژهای ورودی مختلف (الف) در ولتاژ ورودی ۳۰ میلی‌ولت، (ب) در ولتاژ ورودی ۵۰ میلی‌ولت، (پ) در ولتاژ ورودی ۷۰ میلی‌ولت، (ت) در ولتاژ ورودی ۱۰۰ میلی‌ولت، (ث) در ولتاژ ورودی ۱۵۰ میلی‌ولت، (ج) در ولتاژ ورودی ۲۰۰ میلی‌ولت



شکل ۵-۱۱ ولتاژ گره میانی مبدل پیشنهادی


همچنین ولتاژ گره ورودی مبدل پیشنهادی برای ولتاژهای ورودی مدار باز ۲۰، ۵۰، ۸۰ و ۱۰۰ میلی‌ولت به ترتیب در شکل ۵-۱۲ (الف تا ت) نشان داده شده است. باتوجه به طراحی نوسان‌سازها، در این مبدل MPPT تا حد بسیار مطلوبی برقرار است. در نتیجه حداکثر توان از مولد TEG استخراج شده و در دسترس مبدل قرار می‌گیرد. همان‌طور که قابل ملاحظه است ولتاژ ورودی مبدل در تمامی بازه‌ها به اندازه نصف ولتاژ مدار باز مولد TEG است.




شکل ۵-۱۲ ولتاژ ورودی مبدل پیشنهادی به ازای ولتاژهای ورودی مختلف مولد TEG (الف) به ازای ولتاژ ۲۰ میلی‌ولت (ب) به ازای ولتاژ ۵۰ میلی‌ولت (پ) به ازای ولتاژ ۸۰ میلی‌ولت (ت) به ازای ولتاژ ۱۰۰ میلی‌ولت

قابل ذکر است که در ورودی این مبدل از یک خازن ۴۰ میکروفارادی برای ذخیره ولتاژ ورودی استفاده شده است. ظرفیت این خازن با توجه به عواملی همچون میزان بازه ولتاژ ورودی و مقدار رپیل قابل قبول آن در کاربرد مورد نظر انتخاب می‌شود. باتوجه به اینکه در کاربردهای زیستی بازه ولتاژ ورودی کم است، ولتاژ ورودی در مبدل پیشنهادی با استفاده از یک خازن ۴۰ میکروفاراد طبق شکل ۵-۱۲ در ولتاژهای ورودی مختلف به میزان ۹/۰ میلی‌ولت رپیل دارد که این میزان قابل قبول است.


همچنین باتوجه به اینکه کاربرد مبدل تا چه اندازه به تغییرات ولتاژ تغذیه حساس است، می‌توان رپیل ولتاژ خروجی مبدل را تعیین کرد. در خروجی مبدل پیشنهادی نیز یک خازن ۹۰۰ نانوفارادی به کار رفته است که در فرکانس‌های بالا مقدار رپیل ولتاژ خروجی به اندازه ۱۰ میلی‌ولت است و این میزان از رپیل برای تغذیه دستگاه‌های قابل کاشت مناسب است.




(ب)




(الف)



(ت)



(پ)



(ث)


شکل ۵-۱۳ شکل موج سیگنال‌های q_p و q_n در ولتاژهای ورودی مختلف مبدل پیشنهادی (الف) در ولتاژ ورودی ۲۰ میلی‌ولت (ب) در ولتاژ ورودی ۵۰ میلی‌ولت (پ) در ولتاژ ورودی ۸۰ میلی‌ولت (ت) در ولتاژ ورودی ۱۰۰ میلی‌ولت (ث) در ولتاژ ورودی ۱۵۰ میلی‌ولت

شکل ۵-۱۳ سیگنال‌های q_p و q_n برای ولتاژهای ورودی ۲۰ (شکل الف)، ۵۰ (شکل ب)، ۸۰ (شکل پ)، ۱۰۰ (شکل ت) و ۱۵۰ (شکل ث) میلی‌ولت را نشان می‌دهد. همان‌طور که پیش‌تر گفته شد، مبدل پیشنهادی در حالت DCM کار می‌کند. از شکل ۵-۱۳ می‌توان دریافت که در بازه ولتاژ ورودی تعریف شده با افزایش ولتاژ ورودی، فرکانس کلیدزنی افزایش پیدا کرده و زمان مرده نیز کاهش می‌یابد، به عبارتی دیگر مبدل در ولتاژهای ورودی بزرگتر به حالت کاری CRM نزدیک می‌شود.

در ولتاژ ورودی ۲۰ میلی‌ولت q_p در فرکانس f_{SI} با اولین و دومین تأخیر مدار ZCS تولید می‌شود. از آن جایی که اولین تأخیر ۱۲۵ نانوثانیه طراحی شده است، بنابراین در ابتدا q_p یک پالس با عرض ۱۲۵ نانوثانیه است و سپس با توجه به گام تغییر ۶۳ نانوثانیه‌ای، دومین تأخیر نیز پالسی با عرض ۱۸۸ نانوثانیه تولید می‌کند. در ولتاژ ورودی ۵۰ میلی‌ولت دو تأخیر ۲۸۶ و ۳۵۴ نانوثانیه، در ولتاژ ورودی ۸۰ میلی‌ولت دو تأخیر ۴۲۸ و ۴۹۹ نانوثانیه، در ۱۰۰ میلی‌ولت تأخیرهای ۵۰۶ و ۵۶۷ نانوثانیه‌ای و در ۱۵۰ میلی‌ولت نیز تأخیرهای ۷۱۴ و ۷۸۸ نانوثانیه‌ای انتخاب شده و q_p را می‌سازند. از شکل ۵-۱۳ و میزان تأخیرهای انتخاب شده در هر ولتاژ ورودی مشخص است که با افزایش ولتاژ ورودی، عرض پالس q_p نیز افزایش می‌یابد، زیرا هرچه ولتاژ ورودی بیشتر می‌شود میزان انرژی ذخیره شده در سلف نیز بیشتر شده و در نتیجه مدت زمان بیشتری لازم است که کلید سمت بالای مبدل روشن باشد تا انرژی سلف به خازن خروجی منتقل شود.

شکل ۵-۱۴ جریان سلف مبدل پیشنهادی در ورودی‌های ۲۰ (شکل الف)، ۵۰ (شکل ب)، ۸۰ (شکل پ)، ۱۰۰ (شکل ت) و ۱۵۰ میلی‌ولت (شکل ث) را نشان می‌دهد. همان‌گونه که از این شکل پیداست، جریان سلف کاملاً به صفر رسیده و این درستی عملکرد مدار ZCS را تأیید می‌کند. همچنین می‌توان مشاهده کرد که با افزایش ولتاژ ورودی زمان مرده در مبدل کاهش پیدا کرده و مبدل به حالت کاری CRM نزدیک می‌شود. در حقیقت α با

افزایش ولتاژ ورودی برای محدود کردن حداکثر جریان سلف و افزایش بازدهی کاهش می‌یابد و به یک نزدیک می‌شود.



شکل ۵-۱۴ جریان سلف مبدل پیشنهادی در ولتاژهای ورودی مختلف (الف) در ولتاژ ورودی ۲۰ میلی‌ولت (ب) در ولتاژ ورودی ۳۰ میلی‌ولت (پ) در ولتاژ ورودی ۸۰ میلی‌ولت (ت) در ولتاژ ورودی ۱۰۰ میلی‌ولت (ث) در ولتاژ ورودی ۱۵۰ میلی‌ولت

جدول ۵-۶ مبدل پیشنهادی را با تحقیقات اخیر که در فصل ۳ و جدول ۳-۱ بررسی کردیم، مقایسه می‌کند. طبق جدول ۵-۶، مبدل‌های [۱۰]، [۱۲] و [۱۳] در بین تحقیقات اخیر بازدهی بهتری دارند. مبدل [۱۰] با استفاده از روش کنترل تطبیقی مقاومت کلیدها به بازدهی ۶۰٪ در ولتاژ ورودی ۲۰ میلی‌ولت رسیده که مشابه با بازدهی مبدل پیشنهادی است اما مسئله این است که مبدل [۱۰] از ۶ کلید با ابعاد بزرگ استفاده کرده است که مساحت

در کاربردهای پزشکی از اهمیت زیادی برخوردار است. در واقع مبدل پیشنهادی با روش ارائه شده به همان بازدهی مطلوب اما با مساحت کمتر دست یافته است.

جدول ۵-۶ جدول مقایسه مبدل پیشنهادی با مبدل های تحقیقات اخیر

مبدل پیشنهادی	[۲۲] ۲۰۱۷	[۱۹] ۲۰۱۹	[۱۸] ۲۰۲۰	[۱۷] ۲۰۲۰	[۱۶] ۲۰۲۱	[۱۵] ۲۰۲۱	[۱۴] ۲۰۱۵	[۱۳] ۲۰۱۴	[۱۲] ۲۰۱۷	[۱۰] ۲۰۱۸	[۵] ۲۰۱۴	[۴] ۲۰۱۹	[۳] ۲۰۱۸
V_{out} (V)	۱/۸	۱/۲	۱	۱/۲-۲	۱/۲	۱/۲	۰/۳	۱/۱	۱/۸	۲/۷-۰/۵	۱-۱/۴	۲/۵-۱/۸	۱/۲
حداقل V_{in} (mV)	۲۰	۵۰	۷/۳	۲۵	۶۰	۷	۸۰	۱۰	۲۰	۲۰	۲۰	۲۰	۷
MPPT	✓	✓	×	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
ZCS	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
فن آوری	۱۸۰ nm	۱۸۰ nm	۱۳۰ nm	۱۸۰ nm	۱۸۰ nm	۱۸۰ nm	۱۳۰ nm	۱۸۰ nm	۱۸۰ nm	۱۸۰ nm	۱۸۰ nm	۵۰۰ nm	۶۵ nm
سلف	۴۷ μ H	۴/۷ μ H	۲۲۰-۳۳ μ H	۱ mH	۶۸۰ μ H	-	۴/۷ μ H	۱۰ μ H	۸۰ μ H	۳/۳ μ H	۴۷ μ H	۱ mH	۲۲ μ H
نوع ساختار	SISISO	SITITO	SISISO	SIDIDO	SISISO	SISISO	SISISO	SISISO	SISISO	SITIDOB	SISISO	SISISO	SISISO
توان خروجی	۱۸۳۰/۹ μ W	۴ mW	۴۱۷ μ W	۱۱۹ μ W	۶۰۰ μ W	-	-	۲۲ mW	۴۵/۵۱ pJ	۱۲ mW	۶/۴۸ mW	۳۵۹ μ W	۲۲۹ μ W
مولد انرژی	TEG	TEG-PV	TEG	EVG TEG	TEG	TEG	TEG	TEG	TEG	TEG-PV	TEG	TEG	TEG
حالت کاری	DCM CRM	DCM	DCM	DCM	DCM	DCM	DCM	DCM	DCM	DCM	CRM	DCM	DCM
توان مصرفی مدار کنترل	۵/۸۴ μ W	-	-	۵۸۲ nW	-	-	۸۴۰ nW	۳۰۰ nW	-	۱۰ μ W	-۱/۸۹ ۲/۹۴ μ W	<۱ μ W	-
کنترل جریان سلف	✓	✓	×	×	×	×	✓	×	×	×	×	×	×
بازدهی در حداقل V_{in}	%۶۰/۰۵	%۵۸	%۱۵	-	%۶۲	%۵۸ ۲۰mV	%۳۲	%۲۱ ۱۰mV	%۷۵	-	%۶۰	%۲۱	%۵۲ ۲۰mV
حداکثر بازدهی	%۹۲/۵۲ ۱۵۰ mV	%۸۴/۴ ۳۰۰ mV	%۸۵ ۱۴۰ mV	%۸۲	%۸۳/۹ ۱۲۰ mV	%۸۰ ۱۰۰ mV	%۷۲/۱ ۱۶۰ mV	%۸۳ ۳۰۰ mV	%۹۱ ۱۰۰ mV	%۹۲ ۲۰۰ mV	%۹۰/۸ ۱۸۰ mV	%۶۱/۱۵ ۱۴۰ mV	%۶۰ ۷۰ mV

همچنین طبق جدول ۵-۶ مبدل [۱۲] از دو مولد PV و TEG برای استحصال انرژی بهره می‌گیرد که به صورت کلی مبدل‌های افزایشنده چند ورودی بازدهی بیشتری نسبت به مبدل‌های تک ورودی دارند، با این حال مبدل پیشنهادی با روش ارائه شده به بازدهی بیشتری نسبت به مبدل [۱۲] رسیده است. مبدل [۱۳] نیز از یک ترانسفورماتور استفاده کرده است که از نظر مساحت در کاربردهای پزشکی مطلوب نبوده و در عین حال این مبدل به بازدهی کمتری نسبت به مبدل پیشنهادی رسیده است. همچنین در این جدول مشاهده می‌شود که مبدل [۱۴] هم که در حالت CRM طراحی شده است، بازدهی کمتری نسبت به مبدل پیشنهادی دارد.

جدول ۵-۷ جدول مشخصات مبدل پیشنهادی

η	α	$P_{in}(\mu W)$	$P_{out}(\mu W)$	$P_{con}(\mu W)$	$P_{sw}(\mu W)$	$I_{peak}(mA)$	$V_{in}(mV)$
۶۰/۰۵٪	۱/۶۱	۲۰	۱۲/۰۱۰۰	۱/۲۱۴	۰/۸۹۰۸	۶/۴۴	۲۰
۷۲/۴۰٪	۱/۲۹	۴۵	۳۲/۵۸۱	۲/۳۶۰	۱/۴۷۳	۷/۷۹	۳۰
۸۱٪	۱/۰۷	۸۰	۶۴/۸	۳/۱۹۰	۱/۹۴۶	۸/۵۶	۴۰
۸۳/۶۱٪	۱/۱۱	۱۲۵	۱۰۴/۵۱۶	۵/۴۹۷	۱/۹۴۴	۱۱/۱	۵۰
۸۵/۹۰٪	۱/۰۷۸	۱۸۰	۱۵۴/۶۲۸	۸/۴۵۲	۲/۱۷۵	۱۲/۹۴	۶۰
۸۸/۰۶٪	۱/۰۷۹	۲۴۵	۲۱۵/۷۶۰	۱۱/۸۰۱	۲/۱۶۸	۱۵/۱۱	۷۰
۸۸/۹۹٪	۱/۰۳۱	۳۲۰	۲۸۴/۷۷۹	۱۴/۹۴۸	۲/۲۹۱	۱۶/۵۱	۸۰
۹۰/۱۰٪	۰/۹۹۸	۴۰۵	۳۶۴/۹۳۵	۱۸/۱۰۸	۲/۲۹۲	۱۷/۹۷	۹۰
۹۰/۵۶٪	۱/۰۰۸۵	۵۰۰	۴۵۲/۸۰۴۳	۲۳/۴۴۱	۲/۴۱۲	۲۰/۱۷	۱۰۰
۹۱/۱۶٪	۱/۰۰۵۸	۷۲۰	۶۵۶/۴۲۳	۳۵/۰۳۱	۲/۴۰۹	۲۴/۱۴	۱۲۰
۹۲/۵۲٪	۱	۱۱۲۵	۱۰۴۰/۸۸۶	۵۷/۵۹۱	۲/۶۶۶	۳۰	۱۵۰
۹۱/۵۶٪	۱/۰۱	۱۶۲۰	۱۴۸۳/۳۸	۸۹/۰۵۶	۲/۶۳۰	۳۶/۴۲	۱۸۰
۹۱/۵۴٪	۱/۰۰۹	۲۰۰۰	۱۸۳۰/۹۱	۱۱۴/۷۸۳	۲/۶۳۰	۴۰/۳۸	۲۰۰

جدول ۵-۷ نیز شرح جزییات مبدل پیشنهادی اعم از تلفات کلیدزنی و هدایتی، بازدهی، توان استخراج شده، توان ورودی، α و حداکثر جریان سلف را برای ولتاژهای ورودی مختلف نشان می‌دهد. شکل ۵-۱۵ نمودار ضریب جریان α برای حالت تئوری که از رابطه ۴-۳ بدست آمده و α بهینه‌ای که از شبیه‌سازی حاصل شده را نشان می‌دهد. همان‌طور که مشاهده می‌شود این ضریب بسیار به مقدار تئوری خود نزدیک است و برای ولتاژهای ورودی

بیشتر از ۴۰ میلی‌ولت نیز مبدل در ناحیه CRM به کار خود ادامه می‌دهد. در این تحقیق به اثبات رسید که مبدل افزایشدهنده در یک ناحیه کاری (به طور خاص ناحیه DCM) و در هر ولتاژ ورودی، به ازای یک جریان خاص دارای کمترین تلفات کلیدزنی و هدایتی است و بیشترین بازدهی در آن ولتاژ ورودی حاصل می‌شود.


در جدول ۴-۱ مبدل پیشنهادی به ازای α مختلف در ولتاژهای ورودی ۲۰، ۳۰ و ۴۰ میلی‌ولت شبیه‌سازی شده و در بهینه‌ترین حالت که اتلاف در کمترین مقدار خود قرار گرفته، بیشترین بازدهی رخ داده است. همچنین طبق جدول ۴-۲ مقادیر بهینه α برای تمامی ولتاژهای ورودی از رابطه ۴-۳ بدست آمده است که جهت مقایسه مقادیر α بهینه حاصل از شبیه‌سازی با α حاصل از رابطه ۴-۳ در جدول ۵-۸ آورده شده و همچنین به صورت نمودار در شکل ۵-۱۵ ترسیم شده است. ضمن این که مبدل پیشنهادی در ولتاژهای بیشتر از ۴۰ میلی‌ولت در ناحیه CRM طراحی شده و حدوداً دارای $\alpha = 1$ است.

جدول ۵-۸ جدول مقایسه α حاصل از شبیه‌سازی و α تئوری

$V_{in}(mV)$	۲۰	۳۰	۴۰	۵۰	۶۰	۷۰	۸۰	۹۰	۱۰۰	۱۲۰	۱۵۰	۲۰۰
α شبیه‌سازی	۱/۶۱	۱/۲۹۸	۱/۰۷۵	۱/۱۱	۱/۰۷۸	۱/۰۷۶	۱/۰۳۱	۱	۱	۱	۱	۱/۰۰۹
α تئوری	۱/۶۳	۱/۲۸۲	۱/۰۳۶	۰/۸۷	۰/۷۶	۰/۶۷	۰/۶۰	۰/۵۵	۰/۵۰	۰/۴۳	۰/۳۶	۰/۲۸

از نمودار شکل ۵-۱۵ و مقادیر α در جدول ۵-۷ مشخص می‌شود که هرچه ولتاژ ورودی افزایش می‌یابد، به ازای جریان کمتری از سلف مبدل در بازده بهینه خواهد بود که این اتفاق کاملاً منطقی است زیرا با افزایش ولتاژ ورودی جریان مبدل نیز زیاد می‌شود و طبق رابطه ۲-۱۶ اتلاف هدایتی نیز با مجذور حداکثر جریان سلف رابطه مستقیم دارد. در نتیجه هرچه ولتاژ ورودی زیاد شود، اتلاف هدایتی افزایش می‌یابد و بازدهی کاهش می‌یابد. از طرفی قابل ذکر است که کاهش جریان به تنهایی گویای افزایش بازدهی نخواهد بود زیرا کاهش حداکثر جریان سلف با کاهش زمان روشن بودن کلید سمت پایین مبدل محقق می‌شود اما برای اینکه MPPT همچنان برقرار باشد، باید فرکانس افزایش یابد و افزایش فرکانس طبق رابطه ۲-۱۳ افزایش اتلاف کلیدزنی را به همراه دارد. در


حقیقت برای هر ولتاژ ورودی جریان خاصی وجود دارد که بین اتلاف کلیدزنی و اتلاف هدایتی مصالحه ایجاد کرده و بهترین بازدهی حاصل می‌شود.



شکل ۵-۱۵ نمودار مقایسه ضریب α تئوری و شبیه‌سازی

در مبدل پیشنهادی بازه ولتاژ ورودی متناسب با کاربرد دستگاه‌های زیستی بین ۲۰ تا ۲۰۰ میلی‌ولت در نظر گرفته شده و حداکثر جریان بهینه طبق رابطه ۳-۴ محاسبه گردیده است. در شکل ۵-۱۵ طبق نمودار تئوری و رابطه ۳-۴ حداکثر جریان بهینه سلف یا به عبارتی ضریب α برای ولتاژهای بیشتر از ۴۰ میلی‌ولت به گونه‌ای است که تعیین می‌کند مبدل افزایش‌دهنده باید در حالت CCM باشد. این در حالی است که طراحی و عملکرد مبدل در حالت CCM نیازمند مدار کنترل و مدار تولید t_{off} دقیق است که خود این مدار دارای تلفات و توان مصرفی است و سبب افت بازدهی مبدل می‌شود. از طرفی در بازه ولتاژ ورودی ۵۰ تا ۲۰۰ میلی‌ولت که بازه ولتاژهای ورودی متوسط محسوب می‌شود، بازدهی مبدل در حالت CCM بسیار نزدیک به حالت CRM بوده و در [۱۰] نیز این نتیجه دریافت شده است. در حقیقت در بازه ولتاژ ورودی انتخاب شده بهبود بازدهی مبدل در حالت CCM قابل توجه نبوده اما برای بازه ولتاژهای ورودی بیشتر این مصالحه بین تئوری و شبیه‌سازی برقرار شده و بهترین بازدهی حاصل می‌شود. به همین سبب مبدل پیشنهادی با توجه به بازه ولتاژ موردنظر در حالت DCM و CRM طراحی

شده است. دلیل اختلاف نمودار تئوری و شبیه سازی در شکل ۵-۱۵ همین بوده و ضریب α برای ولتاژهای ورودی بیشتر از ۴۰ میلی ولت یک می شود (یعنی مبدل در حالت CRM است).



شکل ۵-۱۶ نمودار زمان بندی عملکرد مبدل پیشنهادی

شکل ۵-۱۶ نمودار زمان بندی مبدل پیشنهادی را در ولتاژ ورودی ۱۵۰ میلی ولت نشان می دهد که در این ولتاژ حداکثر بازدهی مبدل رخ می دهد. همان گونه که از این شکل پیداست مبدل پیشنهادی در این ولتاژ ورودی در لبه ی CRM بوده و MPPT به میزان زیادی برقرار است. میزان ریپل ولتاژ خروجی و ولتاژ ورودی مبدل نیز قابل مشاهده است. همچنین در این شکل باتوجه به ولتاژ V_{sw} می توان نتیجه گرفت که مدار ZCS دو تأخیر مناسب را انتخاب کرده است زیرا ولتاژ این گره به صورت متوالی دارای یک بالازدگی و یک پایین زدگی است.

فصل ۶

نتیجه‌گیری و پیشنهاد

۱-۶ بررسی یافته‌های تحقیق

در چند دهه گذشته استفاده از ادوات الکترونیکی در بدن به منظور پیشگیری و تشخیص بیماری‌ها یکی از پیشرفت‌های چشمگیر علم پزشکی در جهان بوده است. تغذیه طبیعی و دائمی این دستگاه‌ها هم بزرگترین چالش این پیشرفت چشمگیر است. در این تحقیق هدف طراحی یک مبدل افزایشنده بهینه برای استحصال انرژی گرمایی بدن و تغذیه دستگاه‌های قابل کاشت بوده است. در مبدل‌های افزایشنده معیار مهمی که برای مقایسه و انتخاب بهترین طراحی استفاده می‌شود، بازدهی آن‌هاست. در این تحقیق از روش کنترل حداکثر جریان سلف برای کاهش تلفات و افزایش بازدهی استفاده شده است. در این طراحی با استفاده از روابط و شبیه‌سازی‌ها اثبات کردیم که در یک ولتاژ ورودی خاص هرچه حداکثر جریان سلف بیشتر شود، اتلاف هدایتی مبدل زیاد و اتلاف کلیدزنی آن کم می‌شود. در نهایت مشاهده این مسئله منجر به این نتیجه می‌شود که به ازای یک میزان خاص از حداکثر جریان سلف، تلفات کل مبدل حداقل مقدار شده و بازدهی آن به حداکثر مقدار خود می‌رسد. در این مبدل، کنترل حداکثر جریان سلف با استفاده از روش PFM در عین برقراری MPPT صورت گرفته است. مبدل پیشنهادی با به کارگیری این روش در ولتاژ ورودی ۲۰ میلی‌ولت دارای بازدهی ۶۰/۰۵٪ و به صورت کلی دارای حداکثر بازدهی ۹۲/۵۲٪ است. مبدل پیشنهادی نیز در حالت DCM و CRM طراحی شده و از روش ZCS دیجیتال برای هدایت کلید سمت بالای مبدل استفاده می‌کند. همچنین در این مبدل چرخه وظیفه هر فرکانس به گونه‌ای طراحی شده است که MPPT به ازای آن برقرار است.

۲-۶ نتیجه‌گیری و مقایسه تحقیق

طی بررسی‌های انجام شده در تحقیقات اخیر که در جدول ۵-۶ آمده است، مشخص شد که بازده مبدل پیشنهادی بسیار مطلوب بوده و در دسته مبدل‌های قابل قبول قرار می‌گیرد. پژوهشگران در تحقیقات اخیر برای افزایش بازدهی و افزایش بازه ولتاژ ورودی روش‌های بسیاری را ارائه کرده‌اند. به جز استفاده از روش‌های MPPT

و ZCS که سبب دستیابی به بازدهی مناسب می‌شود، مبدل‌هایی با چند ورودی و چند خروجی ارائه شده است که بازدهی بهتری نسبت به مبدل‌های تک ورودی و تک خروجی دارند اما در کاربردهای زیستی و دستگاه‌های قابل کاشت به علت محدودیت مساحت، استفاده از این مبدل‌ها کارآمد نیست. با این حال مبدل ارائه شده در این پایان‌نامه نسبت به مبدل‌های ارائه شده تاکنون (حتی مبدل‌های چند ورودی) بازدهی مطلوبی دارد. مبدل پیشنهادی همچنین از مبدل‌هایی که پیش‌تر از روش کنترل جریان استفاده کرده‌اند نیز بازدهی بهتری دارد. همه مزایایی که تاکنون در مورد این مبدل ذکر شده بسیار مهم و قابل توجه بوده‌اند اما نکته مثبتی که سبب تمایز این مبدل از سایر مبدل‌ها می‌شود، بازده بسیار مطلوب آن در حداقل ولتاژ ورودی است. در کاربردهای پزشکی به دلیل وجود اختلاف دمای کم در بین قسمت‌های مختلف بدن، ولتاژ استخراج شده از TEG نیز کم است. در واقع بازه ولتاژ ورودی در این کاربرد باتوجه به اختلاف دما محدود بوده و به همین دلیل بازدهی مبدل در ولتاژهای کم بسیار حائز اهمیت است. بازه ولتاژ ورودی مبدل پیشنهادی به طور نسبی و باتوجه به تحقیقات انجام شده در زمینه کاربردهای پزشکی بین ۲۰ تا ۲۰۰ میلی‌ولت انتخاب شده و هدف افزایش بازه ولتاژ ورودی نبوده است. در تحقیقات مشابه که برای کاربردهای عمومی انجام شده از آن‌جا که اختلاف دما برای استحصال انرژی محدودیت ندارد، بالطبع ولتاژ تولید شده توسط مولد TEG بیشتر است و پژوهشگران در طراحی مبدل افزایشدهنده مطلوب در این کاربردها سعی بر این داشته‌اند تا بازه ولتاژ ورودی را افزایش داده و بازده مبدل را در این بازه از ولتاژ ورودی بهبود دهند. تحقیقات انجام شده برای طراحی مبدل افزایشدهنده در بازه وسیعی از ولتاژ ورودی، بازه آن را تا ۳۰۰ میلی‌ولت و حتی بیشتر افزایش داده‌اند. طبق جدول ۵-۶، مبدل‌های [۱۰]، [۱۲] و [۱۳] در بین تحقیقات اخیر بازدهی بهتری دارند. مبدل [۱۰] با استفاده از روش کنترل تطبیقی مقاومت کلیدها به بازدهی ۶۰٪ در ولتاژ ورودی ۲۰ میلی‌ولت رسیده که مشابه با بازدهی مبدل پیشنهادی است اما مسئله این است که مبدل [۱۰] از ۶ کلید با ابعاد بزرگ استفاده کرده است که مساحت در کاربردهای پزشکی از اهمیت زیادی برخوردار است. در واقع مبدل پیشنهادی با روش ارائه شده به همان بازدهی مطلوب اما با مساحت کمتر دست یافته است. مبدل [۱۲] از دو مولد

PV و TEG برای استحصال انرژی بهره می‌گیرد که به صورت کلی مبدل‌های افزایشنده چند ورودی بازدهی بیشتری نسبت به مبدل‌های تک ورودی دارند، با این حال مبدل پیشنهادی با روش ارائه شده به بازدهی بیشتری نسبت به مبدل [۱۲] رسیده است. مبدل [۱۳] نیز از یک ترانسفورماتور استفاده کرده است که از نظر مساحت در کاربردهای پزشکی مطلوب نبوده و در عین حال این مبدل به بازدهی کمتری نسبت به مبدل پیشنهادی رسیده است.

۳-۶ پیشنهادات برای تحقیق‌های بعدی

این تحقیق باتوجه به اهداف و کاربرد آن طراحی و نتیجه مطلوب استخراج شده است اما می‌توان مبدل پیشنهادی را گسترش داده و برای کاربردهای بیشتری ارائه داد. به منظور استفاده از مبدل پیشنهادی در کاربردهای عمومی، افزایش بازه ولتاژ ورودی و دستیابی به بازدهی بالا می‌توان به جای محدود کردن مبدل به حالت DCM و CRM، کنترل جریان سلف را به گونه‌ای طراحی کرد که مبدل در ولتاژهای ورودی کم در حالت DCM، در ولتاژهای ورودی میانی در حالت CRM و در ولتاژهای ورودی زیاد در حالت CCM باشد. در واقع می‌توان با استفاده از روش PFM، فرکانس و t_{on} را به گونه‌ای تولید کرد که ضریب α بهینه طبق جدول ۴-۲ و رابطه ۴-۳ تعیین شود. طبق این رابطه مبدل در هر سه ناحیه کاری قرار گرفته و در هر حالت بهینه‌ترین جریان را برای کاهش تلفات و افزایش بازدهی انتخاب می‌کند. در این صورت مبدل پیشنهادی در عین بازدهی بالا قابلیت کار در بازه وسیعی از ولتاژ ورودی را نیز خواهد داشت.

همچنین می‌توان مبدلی با دو خروجی طراحی کرد و از خروجی دوم برای تغذیه مدارات کنترل استفاده کرد که تأثیر زیادی در بهبود بازدهی خواهد داشت و همچنین می‌توان ولتاژ تغذیه مدارات کنترل را برای کم کردن توان مصرفی آن‌ها کم کرد. به طور مثال می‌توان آن‌ها را برای ولتاژ تغذیه یک ولت طراحی کرده و با خروجی دوم مبدل این ولتاژ یک ولت را تأمین کرد.

مراجع

-
- [1] Jialue Wang, "Design of a Boost DC-DC Converter for Energy Harvesting Applications in 40nm CMOS Process", Master of Science Thesis, Delft University of Technology, Delft Netherlands, Holland, 2014,
- [2] Jungmoon Kim and Chulwoo Kim, "A DC-DC Boost Converter With Variation-Tolerant MPPT Technique and Efficient ZCS Circuit for Thermoelectric Energy Harvesting Applications" TPEL, 28, 8, PP 3827 – 3833, August 2013.
- [3] Zhihong Luo, Lei Zeng, Benjamin Lau, Yong Lian and Chun-Huat Heng, "A Sub 10mV Power Converter with Fully Integrated Self-Start, MPPT and ZCS Control for Thermoelectric Energy Harvesting" TCAS, 65, 5, PP 1744 – 1757, May 2018.
- [4] Mingyi Chen, Hengwei Yu, Guoxing Wang and Yong Lian, "A Battery less Single-Inductor Boost Converter with 190 mV Self-Startup Voltage for Thermal Energy Harvesting over a Wide Temperature Range" TCAS, 66, 6, PP 889 – 893, June 2019.
- [5] Salvador Carreon Bautista, Ahmed Eladawy, Ahmed Nader Mohieldin and Edgar Sanchez Sinencio, "Boost Converter with Dynamic Input Impedance Matching for Energy Harvesting With Multi-Array Thermoelectric Generators" TIE, 61, 10, PP 5345-5353, October 2014.
- [6] JANKO KATIC, "Highly-Efficient Energy Harvesting Interfaces for Implantable Biosensors", Doctoral Thesis in Information and Communication Technology, School of Information and Communication Technology Stockholm, Sweden, 2017.
- [7] Micropelt GmbH, "MPG-D655 Thin Film Thermo generator Preliminary Datasheet" 2017.
- [8] Janko Katic, Saul Rodriguez and Ana Rusu, "A Dual-Output Thermoelectric Energy Harvesting Interface With 86.6% Peak Efficiency at 30 μ W and Total Control Power of 160nW" JSSC, 51, 8, PP 1928-1937, August 2016.
- [9] Saurav Bandyopadhyay, Patrick P. Mercier, Andrew C. Lysaght, Konstantina M. Stankovic, and Anantha P. Chandrakasan, "A 1.1nW Energy-Harvesting System with 544pW Quiescent Power for Next Generation Implants" JSSC, 49, 12, PP 2812-2824, December 2014.
- [10] Junchao Mu and Lianxi Liu, "A 12 mV Input, 90.8% Peak Efficiency CRM Boost Converter with a Sub-Threshold Startup Voltage for TEG Energy Harvesting", TCAS, 65, 8, PP 2631 – 2640, August 2018.
- [11] L. Wu, X.-D. Do, S.-G. Lee, and D. S. Ha, "A self-powered and optimal SSHI circuit integrated with an active rectifier for piezoelectric energy harvesting", TCAS, 64, 3, PP 537 – 549, March 2017.
- [12] Xiao Ge, Xiaofei Hu, Yajie Qin' Zhiliang Hong, "A Single Inductor Tri-Input Dual-Output Buck-Boost DC-DC Converter with MPPT for Multi-Source Energy Harvesting", ASICON, 25-28, October 2017

- [13] Haozhou Zhang, Menglian Zhao†, Sheng Liu, Yuhua Fang, Xiaobo Wu, “A 20-300mV Transformer-Based Self-Startup Flyback Converter with MPPT and ZCS Control for Thermoelectric Energy Harvesting”, MWSCAS, 25 September 2014.
- [14] Aatmesh Shrivastava, Nathan E. Roberts, OsamaU. Khan, DavidD. Wentzloff and BentonH. Calhoun, “A 10 mV-Input Boost Converter with Inductor Peak Current Control and Zero Detection for Thermoelectric and Solar Energy Harvesting With 220 mV Cold-Start and 14.5 dBm, 915 MHz RF Kick-Start”, JSSC, 50, 8, PP 1820-1832, August 2015.
- [15] Siu Hong Wu, Xun Liu, Qiping Wan, Qin Kuai, Ying KhaiThe and Philip K. T. Mok, “A 0.3V Ultralow Supply Voltage Boost Converter for Thermoelectric Energy Harvesting with Time-Domain-Based MPPT”, JSSC, 4, PP 100-103, April 2021.
- [16] Soumya Bose, Tejasvi Anand and Matthew L. Johnston, “A 3.5-mV Input Single-Inductor Self-Starting Boost Converter with Loss-Aware MPPT for Efficient Autonomous Body-Heat Energy Harvesting”, JSSC, 56, 6, PP 1837-1848, May 2021.
- [17] Zhongxia Shang, Yang Zhao, Wei Gou, Li Geng and Yong Lian, “83.9% Efficiency 100-mV Self-Startup Boost Converter for Thermoelectric Energy Harvester in IoT Applications”, TCAS, 67, 9, PP 1654 – 1658, June 2020.
- [18] Seneke Chamith, Chandrarathna and Jong-Wook Lee, “A 580nW Dual-Input Energy Harvester IC Using Multi-Task MPPT and a Current Boost Converter for Heterogeneous Source Combining”, TCAS, 67, 12, PP 5650 – 5663, August 2020.
- [19] Rafael L. Radin, Mohamad Sawan and Márcio Cherem Schneider, “An Accurate Zero-Current-Switching Circuit for Ultra-Low-Voltage Boost Converters”, TCAS, 68, 6, PP 1773 – 1777, June 2021.
- [20] Hung-Hsien Wu, Chia-Ling Wei, Yu-Chen Hsu and Robert B. Darling, “Adaptive Peak-Inductor-Current Controlled PFM Boost Converter with a Near-Threshold Startup Voltage and High Efficiency”, TPEL, 30, 4, PP 1956 – 1965, April 2015.
- [21] Yanqi Zheng, Jianping Guo and Ka Nang Leung, “A Single-Inductor Multiple-Output Buck/Boost DC–DC Converter With Duty-Cycle and Control-Current Predictor”, TPEL, 35, 11, PP 12022 – 12039, November 2020.
- [22] Chi-Wei Liu, Ming-Jie Chung, Hui-Hsuan Lee, Pei-Chun Liao, and Po-Hung Chen, “A Single-Inductor Triple-Input-Triple-Output (SITITO) Energy Harvesting Interface with Cycle-by Cycle Source Tracking and Adaptive Peak Inductor Current Control”, JSSC, 53, 10, PP 2741-2750, November 2017.
- [23] Suhas D, Sippee Bharadwaj, “New Modified Current Starved Ring Voltage Controlled Oscillator and Frequency to Voltage Rectifier for Noise Suppression from 1 – 6 GHz in 180 nm Technology”, PCS, 115, PP 756-763, June 2017.

-
- [24] Sandhiya. S, Revathi. S, Dr. B. Vinothkumar, “Design of Voltage Controlled Oscillator in 180 nm CMOS Technology”, IRJET, 05, 03, PP 844, March 2018.
- [25] H. Jafarian, A. Daneshkhah, S. Shrestha, M. Agarwal, M. E. Rizkalla, and K. Varahramyan, “Temperature-stable low-power ring oscillator design for ASIC applications”, SPIE, 9106, PP 7, April 2014.
- [26] S. Rasool Hosseini, Mehdi Saberi and Reza Lotfi, “An Energy-Efficient Level Shifter for Low-Power Applications”, ISCAS, pp 24-27, May 2015.
- [27] Walive Pathiranage Manula Randhika Pathirana, “Low voltage integrated charge pump circuits for energy harvesting applications”, Master of thesis, Middle east technical university, 2014.

Abstract

Implantable medical devices in the body need a power supply. These devices typically use small batteries implemented on them. The challenge of these devices is the limited energy of their batteries, which must be recharged or replaced every few years, and this requires surgery. The best way to power these devices is to use the body's natural energy sources. The human body is a good source of heat and the extraction of this energy can be the solution to this challenge. In this research, a power supply to power implantable devices has been designed and simulated with using thermal energy extraction circuit methods and a thermoelectric generator has been used to convert body heat energy into electrical energy. Depending on the temperature difference between the surface of the skin and the inside of the body, this generator can produce a voltage of about 20 to 200 mV (20 to 2000 μ W). Because this voltage is too small to charge the batteries of implantable devices, a boost converter is designed to convert this voltage range to 1.8V.

Optimal boost converter design has many challenges and the main reason for these challenges is converter losses. In recent research, MPPT and ZCS control methods have been commonly used to improve efficiency. In this research, by controlling the maximum inductor current with using the PFM method, the losses are reduced and a boost converter with high efficiency is presented. The proposed converter is designed and simulated in 180 nm technology and Cadence software. The minimum efficiency of this converter at 20 mV input voltage is 60.05% and its maximum efficiency is 92.52%. The achievements of this research include extracting and analyzing the equations of converter losses and optimal inductor current, providing a practical method for their implementation and designing a ZCS structure with low power consumption.

Keywords: Implantable devices, Thermoelectric energy harvesting, Boost converter, Efficiency, MPPT, ZCS.



Faculty of Electrical and Robotics Engineering
Electronic Engineering of Integrated Circuits

Master's Thesis

***Design of an efficient boost converter for implantable devices with
thermoelectric energy harvesting***

By: Niloofar Arabyarmohammadi

Supervisor
Dr. Emad Ebrahimi

December 2021