


صلى الله عليه وسلم



دانشگاه صنعتی شاهرود

دانشکده مهندسی برق و رباتیک

رشته الکترونیک، گرایش مدارهای مجتمع

پایان نامه کارشناسی ارشد

# طراحی و شبیه‌سازی یک تقویت کننده Gm ثابت Rail-to-Rail با توان مصرفی کم

نگارنده: محمد مهدی دزیانی

استاد راهنما

دکتر محمدرضا اشرف

استاد مشاور

دکتر محمدجواد دزیانی

شهریور ۱۴۰۰

## تقدیم به پدر و مادرم

از پدر و مادر گرانقدرم مراتب سپاس و تشکر را دارم. بی شک بدون همراهی و حمایت آن بزرگواران طی این مسیر ممکن نبود.

بر خود لازم می‌دانم تا از استاد راهنما محترم جناب آقای دکتر محمدرضا اشرفی سپاس‌گزاری و قدردانی کنم. قطعاً بدون راهنمایی‌ها، پیگیری‌ها و دلسوزی‌های ایشان به پایان رساندن این پایان‌نامه ممکن نبود.

از جناب آقای دکتر محمدجواد دزیانی، عموی عزیزم، که بنده را در این پایان‌نامه به عنوان استاد مشاور همراهی کردند تشکر و قدردانی می‌کنم.

در خاتمه از دوستان عزیزم آقایان مهندس امیررضا موسی‌زاده مقدم و مهندس محمد صاحب که صمیمانه بنده را یاری نموده‌اند، تشکر می‌نمایم.

محمد مهدی دزیانی  
شهریور ۱۴۰۰

## تعهد نامه

اینجانب محمد مهدی دزیانی دانشجوی کارشناسی ارشد رشته الکترونیک مهندسی برق و رباتیک دانشگاه صنعتی شاهرود، نویسنده پایان نامه با عنوان طراحی و شبیه سازی یک تقویت کننده Gm ثابت Rail-to-Rail با توان مصرفی کم ، تحت راهنمایی محمدرضا اشرف متعهد می شوم:

- تحقیقات در این پایان نامه توسط اینجانب انجام شده است و از صحت و اصالت برخوردار است.
- در استفاده از نتایج پژوهش های دیگر پژوهش گران، به مرجع مورد استفاده استناد شده است.
- مطالب این پایان نامه، تا کنون توسط خود، یا فرد دیگری برای دریافت هیچ نوع مدرک یا امتیازی در هیچ جا ارایه نشده است.
- حقوق معنوی این اثر، به دانشگاه صنعتی شاهرود تعلق دارد، و مقالات مستخرج با نام “ دانشگاه صنعتی شاهرود “ یا “ Shahrood University of Technology “ به چاپ خواهد رسید.
- حقوق معنوی تمام افرادی که در به دست آوردن نتایج اصلی پایان نامه تاثیرگذار بوده اند، در مقالات مستخرج از پایان نامه رعایت می گردد.
- در تمام مراحل انجام این پایان نامه، در مواردی که از موجود زنده (یا بافت های آنها) استفاده شده است، ضوابط و اصول اخلاقی رعایت شده است.
- در تمام مراحل انجام این پایان نامه، در مواردی که به حوزه اطلاعات شخصی افراد دسترسی یافته (یا استفاده شده است)، اصل رازداری و اصول اخلاق انسانی رعایت شده است.

محمد مهدی دزیانی

شهریور ۱۴۰۰

### مالکیت نتایج و حق نشر

- تمام حقوق معنوی این اثر و محصولات آن (مقالات مستخرج، کتاب، برنامه های رایانه ای، نرم افزارها و تجهیزات ساخته شده) متعلق به دانشگاه صنعتی شاهرود می باشد. این مطلب باید به نحو مقتضی، در تولیدات علمی مربوطه ذکر شود.
- استفاده از اطلاعات و نتایج موجود در این پایان نامه بدون ذکر منبع مجاز نمی باشد.

## چکیده

تقویت کننده، اصلی ترین بلوک در طراحی مدارهای آنالوگ است. تقویت کننده‌ها دارای ساختارهای متفاوت برای کاربردهای مختلف هستند. با پیشرفت فناوری و کاهش ولتاژ منبع تغذیه، نیاز به استفاده از تمام محدوده منبع تغذیه در ورودی و خروجی تقویت کننده احساس می شود. برای رفع این نیاز، تقویت کننده‌های Rail-to-Rail پیشنهاد شده است. مشکل اصلی تقویت کننده‌های Rail-to-Rail مرسوم که از یک زوج تفاضلی N و P تشکیل شده‌اند، تغییرات ترانسانایی طبقه ورودی است. این تغییرات تأثیر بسزایی بر روی پارامترهای تقویت کننده از جمله بهره، پایداری، پهنای باند و خطینگی می گذارد.

در این پایان نامه یک ساختار جدید برای طبقه ورودی تقویت کننده‌های Rail-to-Rail با تغییرات ترانسانایی ۱۳ درصد معرفی شده است. این ساختار از چهار زوج ورودی شامل دو زوج اصلی و دو زوج کمکی استفاده می کند. دو زوج کمکی که محدوده ولتاژ حالت-مشترک ورودی متفاوتی نسبت به دو زوج اصلی دارند با جبران نواحی افت ترانسانایی ناشی از دو زوج اصلی منجر به کاهش تغییرات ترانسانایی طبقه ورودی می شوند. برای تغییر محدوده ولتاژ حالت-مشترک ورودی دو زوج کمکی از یک ساختار اتصال-دیودی در مسیر جریان دنباله استفاده شده است.

تقویت کننده پیشنهادی در نرم افزار Cadence، در فناوری ۱۸۰ نانومتر TSMC و با منبع تغذیه ۱/۸ ولت شبیه سازی شده است. تقویت کننده با بار خازنی ۱۰ پیکوفاراد دارای بهره ۱۰۳/۹ دسیبل، پهنای باند بهره واحد ۳/۱ مگاهرتز، توان مصرفی ۲۰ میکرووات و نرخ چرخش  $0.33 V/\mu s$  است. برای طرح تمام تفاضلی تقویت کننده پیشنهادی، جانمایی رسم شده و شبیه سازی های پس از جانمایی نیز انجام شده است.

کلمات کلیدی: تقویت کننده عملیاتی،  $g_m$  ثابت، کم توان، Rail-to-Rail

# فهرست مطالب

ف	فهرست شکل‌ها
ش	فهرست جدول‌ها
۱	۱ پیش‌گفتار
۲	۱-۱ پیش‌گفتار
۳	۲-۱ انگیزه پژوهش
۵	۳-۱ اهداف پژوهش
۶	۴-۱ ساختار پایان‌نامه
۷	۲ مروری بر مطالعات انجام‌شده
۸	۱-۲ پیش‌گفتار
۹	۲-۲ طبقه‌ورودی
۱۰	۱-۲-۲ روش ۱: کنترل جریان دنباله
۱۴	۲-۲-۲ روش ۲: تغییر سطح ولتاژ ورودی
۱۵	۳-۲-۲ روش ۳: انتخاب بیش‌ترین مقدار ترانسانایی
۱۷	۴-۲-۲ روش ۴: تغییر سطح DC با ترانزیستورهای MIFG
۱۸	۵-۲-۲ روش ۵: دیود زنر الکترونیکی
۲۰	۶-۲-۲ روش ۶: مقیاس‌سازی جریان خروجی طبقه ورودی
۲۲	۷-۲-۲ روش ۷: ورودی از طریق بدنه
۲۵	۸-۲-۲ مقایسه روش‌ها
۲۶	۳-۲ جمع‌بندی
۲۷	۳ ساختار پیشنهادی
۲۸	۱-۳ پیش‌گفتار
۲۸	۲-۳ بررسی سه ساختار مهم
۲۸	۱-۲-۳ تغییر سطح ولتاژ ورودی

۳۱	تغییر سطح ولتاژ ورودی اصلاح شده	۲-۲-۳
۳۲	تغییر جریان دنباله	۳-۲-۳
۳۴	ساختار پیشنهاد شده	۳-۳
۳۴	ساختار پیشنهادی	۱-۳-۳
۳۷	دستیابی به Rail-to-Rail خروجی	۲-۳-۳
۳۷	ساختار تمام تفاضلی	۳-۳-۳
۳۸	تحلیل ساختار دو طبقه پیشنهاد شده	۴-۳-۳
۴۲	جمع بندی	۴-۳
۴۳	<b>نتایج شبیه سازی</b>	<b>۴</b>
۴۴	پیش گفتار	۱-۴
۴۴	نتایج شبیه سازی ساختارهای معرفی شده	۲-۴
۴۴	شبیه سازی ساختار Rail-to-Rail مرسوم	۱-۲-۴
۴۷	شبیه سازی ساختار تغییر سطح ولتاژ ورودی	۲-۲-۴
۴۷	منبع وابسته PMOS	۱-۲-۲-۴
۴۹	منبع وابسته NMOS	۲-۲-۲-۴
۵۱	شبیه سازی ساختار تغییر سطح ولتاژ ورودی اصلاح شده	۳-۲-۴
۵۳	شبیه سازی ساختار تغییر جریان دنباله	۴-۲-۴
۵۴	شبیه سازی ساختار پیشنهاد شده	۵-۲-۴
۵۶	جمع بندی	۶-۲-۴
۵۷	دستیابی به Rail-to-Rail خروجی با یک سورس-مشترک به عنوان طبقه دوم	۳-۴
۵۷	پاسخ فرکانسی	۱-۳-۴
۶۰	محدوده حالت-مشترک ورودی	۲-۳-۴
۶۱	دامنه نوسان خروجی	۳-۳-۴
۶۱	THD	۴-۳-۴
۶۲	نرخ چرخش و زمان نشست	۵-۳-۴
۶۲	توان مصرفی	۶-۳-۴
۶۴	CMRR	۷-۳-۴
۶۴	PSRR	۸-۳-۴
۶۵	آفست	۹-۳-۴
۶۵	نویز ارجاع داده شده به ورودی	۱۰-۳-۴
۶۶	گوشه های پروسه و تغییرات دمایی	۱۱-۳-۴
۶۷	جمع بندی	۱۲-۳-۴
۶۸	ساختار تمام تفاضلی	۴-۴

۶۹	..... پاسخ فرکانسی	۱-۴-۴
۷۱	..... نرخ چرخش و زمان نشست	۲-۴-۴
۷۲	..... توان مصرفی	۳-۴-۴
۷۲	..... نويز ارجاع داده شده به ورودی	۴-۴-۴
۷۳	..... گوشه‌های پروسه و تغییرات دمایی	۵-۴-۴
۷۴	..... جانمایی	۶-۴-۴
۷۴	..... جمع‌بندی	۷-۴-۴

## ۵ نتیجه‌گیری و پیشنهادها

۷۷		
۷۸	..... پیش‌گفتار	۱-۵
۷۸	..... نتیجه‌گیری	۲-۵
۷۸	..... پیشنهادها	۳-۵

۷۹

مراجع

# فهرست شکل‌ها

۲	..... (الف) ساختار وارون گر، (ب) ساختار ناوارون گر، (ج) بازخورد واحد	۱-۱
	..... (الف) ورودی Rail-to-Rail مرسوم، (ب) مقدار ترانسانیایی با تغییرات ولتاژ حالت-مشترک ورودی،	۲-۱
۴	..... (ج) بازه عملکرد هر زوج با ولتاژ حالت-مشترک ورودی	
۵	..... تقویت کننده دوطبقه	۳-۱
۸	..... بخش بندی یک تقویت کننده دوطبقه	۱-۲
۹	..... تقسیم بندی طبقه ورودی و طبقه بهره در یک تقویت کننده کسکود تا شده با ورودی NMOS	۲-۲
۱۰	..... مدار معرفی شده در	۳-۲
۱۱	..... ترانسانیایی طبقه ورودی در محدوده صفر تا ۳ ولت	۴-۲
۱۱	..... مدار مفهومی روش معرفی شده در	۵-۲
۱۲	..... مدار پیاده سازی شده	۶-۲
۱۲	..... تغییرات ترانسانیایی ساختار معرفی شده در	۷-۲
۱۳	..... (الف) مدار معرفی شده، (ب) تغییرات ترانسانیایی ساختار معرفی شده در	۸-۲
۱۴	..... ساختار معرفی شده در	۹-۲
۱۵	..... ساختار معرفی شده در	۱۰-۲
۱۶	..... تغییرات ترانسانیایی ساختار معرفی شده	۱۱-۲
۱۶	..... مدار انتخاب بیشترین مقدار ترانسانیایی	۱۲-۲
۱۶	..... تغییرات ترانسانیایی ساختار انتخاب بیشترین مقدار ترانسانیایی	۱۳-۲
۱۷	..... طبقه ورودی Rail-to-Rail با استفاده از ترانزیستورهای MIFG در	۱۴-۲
۱۸	..... مدار بهبود یافته با عملکرد Rail-to-Rail در	۱۵-۲
۱۸	..... تغییرات ترانسانیایی مدار ارائه شده در	۱۶-۲
۱۹	..... تغییردهنده سطح ولتاژ بدون تضعیف ولتاژ حالت تفاضلی در	۱۷-۲
۲۰	..... (الف) مدار ایده آل، (ب) پیاده سازی با اتصال-دیودی، (ج) پیاده سازی مدل زنر	۱۸-۲
۲۱	..... تغییرات ترانسانیایی (الف) مدار ایده آل، (ب) اتصال-دیودی، (ج) مدل زنر	۱۹-۲
۲۱	..... مدار مقیاس ساز جریان خروجی	۲۰-۲
۲۲	..... مدار پیاده سازی شده برای مقیاس سازی جریان خروجی طبقه ورودی در	۲۱-۲

۲۲	تغییرات ترانسانایی طبقه ورودی در	۲۲-۲
۲۳	ترانزیستور خود کسکود نامتقارن	۲۳-۲
۲۴	تقویت‌کننده معرفی شده در	۲۴-۲
۲۴	تغییرات ترانسانایی طبقه ورودی در	۲۵-۲
۲۴	تقویت‌کننده معرفی شده در	۲۶-۲
۲۵	ساختار تقویت‌کننده معرفی شده در	۲۷-۲
۲۹	طرح مداری تغییر سطح دهنده DC با ورودی PMOS	۱-۳
۲۹	تغییرات ترانسانایی طبقه ورودی تغییر سطح دهنده DC با ورودی PMOS	۲-۳
۳۰	طرح مداری تغییر سطح دهنده DC با ورودی NMOS	۳-۳
۳۰	تغییرات ترانسانایی طبقه ورودی تغییر سطح دهنده DC با ورودی NMOS	۴-۳
۳۱	ساختار طبقه ورودی تغییر سطح ولتاژ ورودی اصلاح شده	۵-۳
۳۲	تغییرات ترانسانایی ساختار تغییر سطح ولتاژ ورودی اصلاح شده	۶-۳
۳۲	طرح مداری تغییر جریان دنباله	۷-۳
۳۳	تغییرات ترانسانایی به ازای ولتاژ حالت-مشترک ورودی	۸-۳
۳۴	ساختار پیشنهاد شده	۹-۳
۳۵	عملکرد زوج‌های ورودی در ولتاژ حالت-مشترک ورودی نزدیک به GND	۱۰-۳
۳۶	عملکرد زوج‌های ورودی در ولتاژ حالت-مشترک ورودی در مقادیر میانی محدوده منبع تغذیه	۱۱-۳
۳۶	عملکرد زوج‌های ورودی در ولتاژ حالت-مشترک ورودی نزدیک به VDD	۱۲-۳
۳۷	طبقه ورودی پیشنهاد شده همراه با طبقه جمع‌کننده جریان	۱۳-۳
۳۸	مدار دوطبقه پیشنهاد شده	۱۴-۳
۳۹	ساختار تمام‌تفاضلی پیشنهاد شده	۱۵-۳
۴۰	ساختار کسکود تا شده با ورودی PMOS	۱۶-۳
۴۵	طرح مداری استفاده شده جهت شبیه‌سازی ساختار Rail-to-Rail مرسوم	۱-۴
۴۵	تغییرات ترانسانایی طبقه ورودی به ازای ولتاژ حالت-مشترک ورودی ساختار Rail-to-Rail مرسوم	۲-۴
۳-۴	تغییرات نمودارهای (الف) بهره، (ب) پهنای باند بهره واحد، (ج) توان مصرفی به ازای تغییرات ولتاژ حالت-مشترک ورودی در ساختار Rail-to-Rail مرسوم شبیه‌سازی شده	
۴۶	تغییرات نمودارهای (الف) بهره، (ب) پهنای باند بهره واحد، (ج) توان مصرفی به ازای تغییرات ولتاژ حالت-مشترک ورودی در ساختار تغییر سطح دهنده DC با ورودی PMOS	
۴۷	طرح مداری استفاده شده جهت شبیه‌سازی ساختار تغییر سطح دهنده DC با ورودی PMOS	۴-۴
۵-۴	تغییرات ترانسانایی به ازای ولتاژ حالت-مشترک ورودی در ساختار تغییر سطح دهنده DC با ورودی PMOS	
۴۷	تغییرات نمودارهای (الف) بهره، (ب) پهنای باند بهره واحد، (ج) توان مصرفی به ازای تغییرات ولتاژ حالت-مشترک ورودی در ساختار تغییر سطح دهنده DC با ورودی PMOS	
۴۸	طرح مداری استفاده شده جهت شبیه‌سازی ساختار تغییر سطح دهنده DC با ورودی NMOS	۷-۴

۴-۸	تغییرات ترانسسانایی به ازای ولتاژ حالت- مشترک ورودی در ساختار تغییر سطح دهنده DC با ورودی
۴۹	..... NMOS
۴-۹	تغییرات نمودارهای (الف) بهره، (ب) پهنای باند بهره واحد، (ج) توان مصرفی به ازای تغییرات ولتاژ
۵۰	..... حالت- مشترک ورودی در ساختار تغییر سطح دهنده DC با ورودی NMOS
۴-۱۰	طرح مداری استفاده شده جهت شبیه‌سازی ساختار تغییر سطح ولتاژ ورودی اصلاح شده
۴-۱۱	تغییرات ترانسسانایی به ازای ولتاژ حالت- مشترک ورودی در ساختار تغییر سطح ولتاژ ورودی اصلاح شده
۵۱	.....
۴-۱۲	تغییرات نمودارهای (الف) بهره، (ب) پهنای باند بهره واحد، (ج) توان مصرفی به ازای تغییرات ولتاژ
۵۲	..... حالت- مشترک ورودی در ساختار تغییر سطح ولتاژ ورودی اصلاح شده
۴-۱۳	طرح مداری استفاده شده جهت شبیه‌سازی ساختار تغییر جریان دنباله
۴-۱۴	تغییرات ترانسسانایی طبقه ورودی به ازای ولتاژ حالت- مشترک ورودی در ساختار تغییر جریان دنباله
۴-۱۵	تغییرات نمودارهای (الف) بهره، (ب) پهنای باند بهره واحد، (ج) توان مصرفی به ازای تغییرات ولتاژ
۵۴	..... حالت- مشترک ورودی در ساختار تغییر جریان دنباله
۴-۱۶	طرح مداری استفاده شده جهت شبیه‌سازی ساختار پیشنهاد شده
۴-۱۷	تغییرات ترانسسانایی ساختار پیشنهاد شده به ازای ولتاژ حالت- مشترک ورودی
۴-۱۸	تغییرات نمودارهای (الف) بهره، (ب) پهنای باند بهره واحد، (ج) توان مصرفی به ازای تغییرات ولتاژ
۵۶	..... حالت- مشترک ورودی در ساختار پیشنهاد شده
۴-۱۹	طرح مداری دوطبقه پیشنهاد شده
۴-۲۰	طرح مداری استفاده در آزمایش پاسخ فرکانسی
۴-۲۱	نمودارهای (الف) بهره، (ب) حاشیه فاز به ازای ولتاژ حالت- مشترک ۰/۹ ولت در ساختار دوطبقه
۵۹	..... پیشنهادی
۴-۲۲	تغییرات (الف) بهره، (ب) حاشیه فاز، (ج) پهنای باند بهره واحد در ازای تغییرات ولتاژ حالت- مشترک
۶۰	..... در ساختار دوطبقه پیشنهادی
۴-۲۳	طرح مداری استفاده شده در آزمایش محدوده حالت- مشترک ورودی
۴-۲۴	نمودار حاصل شده از آزمایش ولتاژ حالت- مشترک ورودی
۴-۲۵	طرح مداری استفاده شده در آزمایش THD
۴-۲۶	شکل موج ورودی و خروجی حاصل از شبیه‌سازی تقویت کننده THD
۴-۲۷	طرح مداری استفاده شده در آزمایش نرخ چرخش و زمان نشست
۴-۲۸	نمودار نرخ چرخش به دست آمده
۴-۲۹	طرح مداری استفاده شده در آزمایش توان مصرفی
۴-۳۰	نمودار توان مصرفی به ازای ولتاژهای حالت- مشترک مختلف
۴-۳۱	طرح مداری استفاده شده در آزمایش CMRR
۴-۳۲	طرح مداری استفاده شده در آزمایش PSRR
۴-۳۳	طرح مداری استفاده شده در شبیه‌سازی آفست

۶۵	.....	نمودار هیستوگرام به‌دست آمده از شبیه‌سازی مونت‌کارلو	۳۴-۴
۶۶	.....	نمودار نویز در فرکانس‌های مختلف	۳۵-۴
۶۶	.....	رفتار (الف) بهره، (ب) حاشیه فاز تقویت‌کننده در گوشه‌های مختلف با دماهای متفاوت	۳۶-۴
۶۸	.....	طرح مداری تمام‌تفاضلی پیشنهادشده	۳۷-۴
۶۹	.....	طرح مداری پیشنهادشده برای آزمایش پاسخ فرکانسی	۳۸-۴
۷۰	.....	نمودارهای (الف) بهره، (ب) حاشیه فاز به ازای ولتاژ حالت-مشترک ۹۰ ولت	۳۹-۴
		تغییرات (الف) بهره، (ب) حاشیه فاز، (ج) پهنای باند بهره واحد به ازای تغییرات ولتاژ حالت-مشترک	۴۰-۴
۷۰	.....	ورودی	
۷۱	.....	طرح مداری استفاده شده در آزمایش نرخ چرخش و زمان نشست	۴۱-۴
۷۱	.....	نمودار نرخ چرخش به‌دست آمده	۴۲-۴
۷۲	.....	طرح مداری استفاده شده در آزمایش توان مصرفی	۴۳-۴
۷۲	.....	نمودار توان مصرفی به ازای ولتاژهای حالت-مشترک مختلف	۴۴-۴
۷۳	.....	نمودار نویز در فرکانس‌های مختلف	۴۵-۴
۷۳	.....	رفتار (الف) بهره، (ب) حاشیه فاز تقویت‌کننده در گوشه‌های مختلف با دماهای متفاوت	۴۶-۴
۷۴	.....	جانمایی طرح تمام‌تفاضلی پیشنهادشده	۴۷-۴

# فهرست جدول‌ها


۲۶	مقایسه روش‌های معرفی شده	۱-۲
۴۶	نتایج حاصل از شبیه‌سازی ساختار Rail-to-Rail مرسوم	۱-۴
۴۸	نتایج حاصل از شبیه‌سازی در ساختار تغییر سطح دهنده DC با ورودی PMOS	۲-۴
۵۰	نتایج حاصل از شبیه‌سازی در ساختار تغییر سطح دهنده DC با ورودی NMOS	۳-۴
۵۲	نتایج حاصل از شبیه‌سازی در تغییر سطح ولتاژ ورودی اصلاح شده	۴-۴
۵۴	نتایج حاصل از شبیه‌سازی ساختار تغییر جریان دنباله	۵-۴
۵۶	نتایج حاصل از شبیه‌سازی ساختار پیشنهاد شده	۶-۴
۵۷	جدول مقایسه	۷-۴
۶۷	مشخصات به دست آمده از شبیه‌سازی تقویت کننده دو طبقه پیشنهادی	۸-۴
۶۷	مقایسه با سایر کارهای انجام شده	۹-۴
۷۵	نتایج شبیه‌سازی تقویت کننده تمام تفاضلی پیشنهاد شده	۱۰-۴

# فصل ۱

## پیش‌گفتار

## ۱-۱ پیش‌گفتار

تقویت‌کننده‌های عملیاتی<sup>۱</sup> یک بلوک مهم برای مدار آنالوگ و سیگنال-مخلوط است که کاربردهای فراوانی در مراجع ولتاژ<sup>۲</sup>، تثبیت‌کننده‌های ولتاژ با افت کم<sup>۳</sup>، فیلترها<sup>۴</sup> و سامانه‌های قابل حمل<sup>۵</sup> دارد و به‌طور گسترده مورد استفاده قرار می‌گیرد. تقویت‌کننده‌های مرسوم قادر به انجام عملیات خطی تنها برای سیگنال‌هایی با تغییرات کوچک در اطراف سطوح حالت-مشترک ورودی هستند. برای کنترل کمیت‌های یک تقویت‌کننده به صورت دقیق و کاهش اعوجاج سیگنال‌هایی که به دلیل غیرخطی بودن عناصر مدار به وجود می‌آیند، از بازخورد استفاده می‌شود. شبکه‌های بازخورد دارای دو ساختار اصلی شامل ساختار وارون‌گر و ساختار ناوارون‌گر است. هم‌چنین یک ساختار مخصوص تحت عنوان بازخورد واحد برای استفاده از تقویت‌کننده‌ها نیز وجود دارد. بازخورد واحد از زیر مجموعه‌های ساختار ناوارون‌گر است. این ساختارها در شکل ۱-۱ نشان داده شده است.



شکل ۱-۱: (الف) ساختار وارون‌گر، (ب) ساختار ناوارون‌گر، (ج) بازخورد واحد [۱]

<sup>1</sup>Operational amplifier

<sup>2</sup>Voltage reference

<sup>3</sup>Low-dropout regulator

<sup>4</sup>Filter

<sup>5</sup>Portable device


ساختارهای معرفی شده در شکل ۱-۱ با توجه به محدوده حالت-مشترک ورودی<sup>۱</sup> مورد نیاز، در موارد مختلف مورد استفاده قرار می‌گیرند. در ساختار وارون‌گر، تقویت‌کننده باید دو گره ورودی را در ولتاژ یکسان نگه دارد و از آنجا که پایه مثبت به ولتاژ حالت-مشترک ورودی متصل است، پایه منفی نیز ولتاژی برابر با ولتاژ حالت-مشترک ورودی خواهد داشت. صرف نظر از تغییر ولتاژ ورودی  $V_{IN}$ ، ولتاژ هر دو پایانه تقویت‌کننده، تقریباً یکسان هستند. همچنین ولتاژ صفر ولت باید در محدوده ولتاژ حالت-مشترک ورودی تقویت‌کننده قرار داشته باشد. در ساختار ناوارون‌گر، پایه مثبت که به ولتاژ ورودی متصل است، تغییرات زیادی خواهد داشت و پایه منفی باید این تغییرات را دنبال کند. همچنین ساختار بازخورد واحد نیاز به بیش‌ترین محدوده حالت-مشترک ورودی دارد چرا که خروجی باید بتواند به‌خوبی ورودی را دنبال کند. واضح است برای طراحی یک تقویت‌کننده که برای ساختارهای ناوارون‌گر مفید باشد، طبقه ورودی آن باید دارای محدوده حالت-مشترک ورودی Rail-to-Rail باشد. اصطلاحی است که برای توصیف تقویت‌کننده‌ای استفاده می‌شود که محدوده ولتاژ حالت-مشترک آن، در حالی که تمامی ترانزیستورهای تقویت‌کننده در حالت اشباع باشند، توانایی رسیدن به سطوح ولتاژ مثبت و منفی منبع تغذیه را داشته باشد. ویژگی Rail-to-Rail می‌تواند برای ورودی، خروجی و یا هر دو صورت پذیرد. به‌طور کلی، تقویت‌کننده‌های Rail-to-Rail در کاربردهایی با ولتاژ کم مفید هستند.

## ۲-۱ انگیزه پژوهش


با پیشرفت فناوری و در نتیجه کاهش محدوده منبع تغذیه، لازم است طبقات ورودی و خروجی به‌نحوی طراحی شوند که بیش‌ترین محدوده قابل استفاده از منبع تغذیه را فراهم آورند. ساختار تفاضلی به‌طور گسترده در طبقه ورودی تقویت‌کننده‌ها استفاده می‌شود. مشکل اصلی این ساختار به عنوان طبقه ورودی، محدود کردن دامنه‌ی حالت-مشترک ورودی است. روش مرسوم دستیابی به بازه Rail-to-Rail استفاده از یک زوج مکمل در طبقه‌ی ورودی است. در این روش، یک زوج تفاضلی از نوع NMOS و یک زوج تفاضلی از نوع PMOS به‌طور موازی همانند شکل ۲-۱(الف) مورد استفاده قرار می‌گیرد. همان‌طور که در شکل ۲-۱(ب) نشان داده شده است، مدار شکل ۲-۱(الف) محدودیتی دارد که در مقادیر میانی محدوده منبع تغذیه، ناحیه ۲، ترانسانایی دو برابر مقدار یک زوج واحد در ناحیه ۱ و ۳ است. این اتفاق به دلیل این است که هم‌پوشانی زیادی بین محدوده حالت-مشترک ورودی زوج تفاضلی N و P وجود دارد. این موضوع در شکل ۲-۱(ج) نشان داده شده است. تغییرات ترانسانایی نشان داده شده در شکل ۲-۱(ب) منجر به تغییرات بهره، پهنای باند بهره واحد، پایداری می‌شود [۲، ۳].

با استفاده از یک تقویت‌کننده دو طبقه همانند شکل ۳-۱ می‌توان تأثیر تغییرات ترانسانایی طبقه ورودی را بررسی کرد. میزان بهره و مکان صفر و قطب‌ها در این تقویت‌کننده برابر است


<sup>1</sup>Input common mode range



(الف)



(ج)



(ب)


شکل ۱-۲: (الف) ورودی Rail-to-Rail مرسوم، (ب) مقدار ترانسسانی با تغییرات ولتاژ حالت-مشترک ورودی، (ج) بازه عملکرد هر زوج با ولتاژ حالت-مشترک ورودی [۲]

با [۴]:

$$A_{DC} = g_{m1}R_{OUT1}g_{m2}R_{OUT2} \quad (۱-۱)$$

$$P_1 = \frac{GBW}{A_o} \quad (۲-۱)$$

$$Z = \frac{g_{m2}}{C_L} \quad (۳-۱)$$



شکل ۳-۱: تقویت‌کننده دو طبقه [۴]

$$P_2 = \frac{g_{m2}}{C_S} \quad (۴-۱)$$

خازن‌های  $C_L$  و  $C_S$  به ترتیب خازن جبران‌ساز و خازن بار هستند. بهره،  $P_1$  و  $P_2$  به ترتیب قطب غالب و قطب غیرغالب تقویت‌کننده ( $P_2 \gg P_1$ ) است.  $Z$ ، صفر تولید شده توسط مسیر فرکانس از طریق  $C_S$  است.  $GBW$ ، پهنای باند بهره واحد<sup>۱</sup> است که مقدار آن برابر است با [۴]:

$$GBW = \frac{g_{m1}}{C_S} \quad (۵-۱)$$

براساس رابطه ۵-۱ پهنای باند بهره واحد با میزان  $g_{m1}$  رابطه‌ی مستقیم دارد، پس با تغییرات  $g_m$  میزان پهنای باند بهره واحد نیز تغییر می‌کند. برای اطمینان از پایداری تقویت‌کننده، باید حاشیه فاز کافی حفظ شود که برای این منظور باید تغییرات ترانسانایی  $g_m$  به حداقل ممکن برسد. همان‌طور که در شکل ۲-۱ (ب) نشان داده شده است، هنگامی که ولتاژ حالت-مشترک ورودی در مقادیر میانی منبع تغذیه قرار دارد به علت روشن بودن هر دو زوج تفاضلی میزان ترانسانایی دو برابر می‌شود. در رابطه ۶-۱ میزان تغییرات ترانسانایی بیان شده است.

$$\text{درصد تغییرات ترانسانایی} = \left( \frac{\max(g_m)}{\min(g_m)} - 1 \right) \times 100 \quad (۶-۱)$$

بنابر رابطه ۶-۱ تغییرات ترانسانایی طبقه ورودی مکمل  $N$  و  $P$  ۱۰۰ درصد است. این تغییرات منجر به مشکلات یاد شده در پایداری، بهره و پهنای باند بهره واحد می‌شود.

## ۳-۱ اهداف پژوهش

در بخش قبل اشاره شد یکی از مهم‌ترین عوامل محدودکننده در تقویت‌کننده‌های Rail-to-Rail، تغییرات ترانسانایی در طبقه ورودی این نوع تقویت‌کننده‌ها است. لذا در این پایان‌نامه

<sup>۱</sup>Gain bandwidth

سعی بر ارائه یک تقویت‌کننده Rail-to-Rail است که دارای طبقه ورودی با تغییرات کم ترانسانایی در محدوده منبع تغذیه و توان مصرفی کم باشد. همچنین با توجه به تغییرات ترانسانایی، میزان خطینگی تقویت‌کننده نیز بسیار مهم است و باید در مقداری مناسب و قابل قبول باشد. در طبقه ورودی تقویت‌کننده ارائه شده از یک ساختار تغییر سطح ولتاژ ورودی استفاده شده است که دارای تغییرات ترانسانایی برابر با ۱۳ درصد است. تقویت‌کننده با بار خازنی ۱۰ پیکوفاراد دارای بهره ۱۰۳/۹ دسیبل، پهنای باند بهره واحد ۳/۱ مگاهرتز، توان مصرفی ۲۰ میکرووات و نرخ چرخش  $0.33 V/\mu s$  است.

## ۴-۱ ساختار پایان‌نامه

در این پایان‌نامه، فصل دوم به مرور روش‌های مختلف کاهش ترانسانایی در طبقه ورودی تقویت‌کننده‌ها اختصاص یافته است. در فصل سوم تقویت‌کننده پیشنهادی معرفی شده است. در این فصل ابتدا سه ساختار اصلی مورد استفاده، بررسی و سپس به معرفی و تکمیل تقویت‌کننده پیشنهاد شده پرداخته شده است. در فصل چهارم، نتایج شبیه‌سازی ساختارهای مختلف بیان و با ساختار معرفی شده مقایسه می‌شود. در این فصل برای طرح تمام‌تفاضلی جانمایی رسم شده و شبیه‌سازی‌های پس از جانمایی نیز انجام شده است. شبیه‌سازی‌ها با استفاده از نرم‌افزار Cadence و فناوری ۱۸۰ نانومتر TSMC انجام شده است. در فصل پنجم نتیجه‌گیری و پیشنهادهایی برای ادامه این کار ارائه می‌شود.


## فصل ۲

مروری بر مطالعات انجام شده

## ۱-۲ پیش‌گفتار

در این فصل به بررسی طبقه ورودی تقویت‌کننده‌ها بر اساس مطالعات انجام شده در این زمینه پرداخته شده است. مطابق شکل ۱-۲ بخش‌های مختلف یک تقویت‌کننده نشان داده شده است.

طبقه اول شامل طبقه ورودی و طبقه بهره است. این بخش‌بندی برای توجه بیشتر به ساختارهای طبقه ورودی در تقویت‌کننده‌های Rail-to-Rail صورت گرفته است. طبقه دوم شامل ساختارهای متفاوتی است که قابلیت جریان‌دهی را به تقویت‌کننده اضافه می‌کند. جبران‌ساز جهت جبران پایداری (حاشیه فاز) از دست رفته در اتصال طبقه دوم به طبقه اول مورد استفاده قرار می‌گیرد. بازخورد حالت-مشترک<sup>۱</sup> جهت تعیین ولتاژ نقطه گره خروجی، با توجه به سطح حالت-مشترک خروجی که در تقویت‌کننده‌های تمام تفاضلی به وجود می‌آید، استفاده می‌شود. مدار مرجع جریان برای تولید جریان و ولتاژ مورد نیاز در تقویت‌کننده‌ها استفاده می‌شود.




شکل ۱-۲: بخش‌بندی یک تقویت‌کننده دو طبقه

<sup>1</sup>Common mode feedback

## ۲-۲ طبقه ورودی

طبقه اول به دو بخش طبقه ورودی و طبقه بهره تقسیم می‌شود. در شکل ۲-۲ نحوه تقسیم‌بندی در یک تقویت کننده کسکود تاشده<sup>۱</sup> با ورودی NMOS مشاهده می‌شود. در شکل ۲-۲ نشان داده شده است که طبقه ورودی شامل ترانزیستورهای است که به طور مستقیم به ورودی متصل هستند و طبقه بهره شامل ترانزیستورهای است که خروجی طبقه ورودی به آن‌ها متصل است. به طور معمول در طبقه بهره از یک ساختار کسکود<sup>۲</sup> استفاده می‌شود، که به این طبقه پرداخته خواهد شد و تمرکز اصلی در این بخش بر روی ساختارهای طبقه ورودی است.



شکل ۲-۲: تقسیم‌بندی طبقه ورودی و طبقه بهره در یک تقویت کننده کسکود تاشده با ورودی NMOS [۱]

روشی که برای کاهش تغییرات ترانسسانی در طبقه ورودی تقویت کننده‌های Rail-to-Rail مورد استفاده قرار می‌گیرد باید شامل چند ویژگی باشد [۲]:


- (۱) عملکرد سیگنال-بزرگ و سیگنال-کوچک طبقه ورودی حتی با وجود تغییر ولتاژ حالت-مشترک ورودی ثابت بماند.
- (۲) دقت این روش تا حد امکان به هیچ مشخصه و یا کمیتی از ترانزیستورهای ورودی وابسته نباشد.

<sup>1</sup>Folded cascode

<sup>2</sup>cascode




حالت-مشترک ورودی ثابت باشد. تغییرات ترانسانایی طبقه ورودی در این مقاله به ازای تغییرات ولتاژ حالت-مشترک ورودی از صفر تا ۳ ولت کمتر از ۱۰ درصد است. نمودار تغییرات ترانسانایی این ساختار در شکل ۴-۲ نشان داده شده است.



شکل ۴-۲: ترانسانایی طبقه ورودی در محدوده صفر تا ۳ ولت [۵]


طرح دیگری در [۶] و [۷] معرفی شده است که در آن از کلیدهای جریان برای افزایش جریان دنباله استفاده شده است. این کلیدها زمانی فعال می‌شوند که ولتاژ حالت-مشترک ورودی نزدیک  $V_{DD}$  و  $V_{SS}$  باشد. کلیدهای جریان می‌توانند جریان دنباله را تا چند برابر افزایش دهد. مدار مفهومی این ساختار در شکل ۵-۲ نشان داده شده است.



شکل ۵-۲: مدار مفهومی روش معرفی شده در [۶]


هنگامی که ولتاژ حالت-مشترک ورودی به  $V_{DD}$  (و یا  $V_{SS}$ ) نزدیک می‌شود، فقط  $SW_1$  (یا  $SW_2$ ) روشن است.  $SW_1$  (یا  $SW_2$ ) از طریق آینه جریان می‌تواند جریان دنباله زوج N (یا P) را

افزایش می دهد. هر دو کلید جریان هنگامی که سطح ولتاژ حالت-مشترک ورودی در مقدار میانی محدوده منبع تغذیه قرار دارد، خاموش هستند. مدار پیاده سازی شده این ساختار در شکل ۶-۲ نشان داده شده است.



شکل ۶-۲: مدار پیاده سازی شده [۶]


مدار فوق به معادله جریان ترانزیستورهای ماسفت ورودی وابستگی دارد، بنابراین نمی توان آن را به طور عمومی به کار برد. همچنین این مدار با فناوری های زیر میکرومتر سازگار نیست. نمودار تغییرات ترانسسانیی این ساختار در شکل ۷-۲ نشان داده شده است. تغییرات ترانسسانیی این ساختار ۱۵ درصد گزارش شده است.




شکل ۷-۲: تغییرات ترانسسانیی ساختار معرفی شده در [۶]

در [۸] با استفاده از دو زوج پشتیبان برای جایگزینی دو زوج اصلی طبقه ورودی سعی بر کاهش تغییرات ترانسسانیی شده است. ساختار مورد استفاده در این مقاله در شکل ۸-۲ (الف) مشاهده می شود. ترانزیستورهای  $M_{4A}-M_{1A}$  دو زوج اصلی را تشکیل می دهند و ترانزیستورهای  $M_{4B}-M_{1B}$  زوج های پشتیبان هستند که با جریان هدایت شده از طریق کلید جریان  $SW_P$  یا

$SW_N$  عمل می کنند. همانند قسمت قبل کلیدهای جریان  $SW_P$  و  $SW_N$  به ترتیب در ولتاژهای حالت- مشترک ورودی نزدیک  $V_{DD}$  و  $GND$  روشن می شوند. تغییرات ترانسانایی این ساختار همانطور که در شکل ۲-۸ (ب) نشان داده شده، برابر با ۲۰ درصد است. طبقه ورودی این ساختار تغییرات ترانسانایی زیادی دارد.



(الف)



(ب)

شکل ۲-۸: (الف) مدار معرفی شده، (ب) تغییرات ترانسانایی ساختار معرفی شده در [۸]

در [۹] با استفاده از یک مدار تثبیت کننده،  $\sqrt{I_n} + \sqrt{I_p}$  ثابت شده و باعث کاهش تغییرات ترانسانایی می شود. رابطه ترانسانایی هر زوج طبقه ورودی برابر است با:

$$g_{mn} = g_{mp} = \sqrt{2K_P(W/L)Id_P} = \sqrt{2K_n(W/L)Id_n} \quad (۱-۲)$$

در نتیجه ترانسانایی مجموع طبقه ورودی مکمل برابر رابطه ۲-۲ است.


$$g_{mT} = g_{mn} + g_{mp} = \sqrt{2K_p(W/L)Id_p} + \sqrt{2K_n(W/L)Id_n} \quad (۲-۲)$$

با فرض رابطه ۲-۳، مقدار ترانسانایی مجموع برابر با رابطه ۲-۴ می شود.

$$2K_n(W/L) = 2K_p(W/L) = 2K \quad (۳-۲)$$

$$g_{mT} = g_{mn} + g_{mp} = 2K\sqrt{I_p} + \sqrt{I_n} \quad (۴-۲)$$

بنابراین می توان با ثابت نگه داشتن مقدار  $\sqrt{I_n} + \sqrt{I_p}$ ، تغییرات ترانسانایی را کاهش داد. برای این منظور ساختار شکل ۲-۹ پیشنهاد شده است. مدار تثبیت کننده، مجموع مجذور جریان دنباله زوج ورودی را ثابت نگه می دارد. در این ساختار تغییرات ترانسانایی طبقه ورودی ۵ درصد شده است. مدار تا حدودی پیچیده است و عملکرد آن بستگی به معادله جریان ترانزیستورهای ماسفت دارد که برای ترانزیستورهایی با طول کانال کوتاه در فناوری های زیرمیکرون دقیق نیست و ممکن است خطای بزرگی برای کل ترانسانایی ایجاد کند.




شکل ۲-۹: ساختار معرفی شده در [۹]

با روش کنترل جریان دنباله بهبود قابل توجهی نسبت به مدار ساده با زوج تفاضلی مکمل به وجود آمد، اما این روش دارای مشکلات ذکر شده است.

## ۲-۲-۲ روش ۲: تغییر سطح ولتاژ ورودی

در روش تغییر سطح ولتاژ ورودی برای کاهش تغییرات ترانسانایی طبقه ورودی از تغییر سطح دهنده DC برای تغییر سطح DC سیگنال ورودی استفاده می شود. این تغییر سطح سیگنال باعث کاهش ناحیه هم پوشانی زوج های P و N شده و در نتیجه منجر به کاهش

تغییرات ترانسانایی می‌شود. در [۱۰]، از این روش برای کاهش تغییرات ترانسانایی طبقه ورودی استفاده شده است. این ساختار در شکل ۲-۱۰ نشان داده شده است. در مقابل زوج ورودی  $M_{p2}-M_{p1}$  از دو تغییر سطح دهند DC یکسان  $M_{p7}-M_{p4}$  استفاده شده است. این مدار از یک مدار تنظیم کننده برای تنظیم جریان تغییر سطح دهند DC با توجه به ولتاژ حالت-مشترک ورودی استفاده می‌کند. مدار تنظیم کننده، جریان تغییر سطح دهند DC را به نحوی بر اساس ولتاژ حالت-مشترک ورودی تنظیم می‌کند که کمترین میزان تغییرات ترانسانایی از طبقه ورودی حاصل شود. تغییرات ترانسانایی در این طرح ۹ درصد است که در شکل ۲-۱۱ نشان داده شده است. مدارهایی که با استفاده از روش‌های تغییر سطح طراحی شده‌اند به تغییر سطح دهند DC اضافی نیاز دارند. این مدارات به تغییرات ولتاژ منبع تغذیه، ولتاژ آستانه ترانزیستورهای تغییر سطح دهند DC و عدم تطابق بین زوج ورودی N و P حساس هستند. در فصل سوم این روش بیشتر مورد بررسی قرار می‌گیرد.




شکل ۲-۱۰: ساختار معرفی شده در [۱۰]


### ۳-۲-۲ روش ۳: انتخاب بیشترین مقدار ترانسانایی

کاهش تغییرات طبقه ورودی با استفاده از روش انتخاب بیشترین مقدار ترانسانایی، در [۱۱] گزارش شده است. در شکل ۲-۱۲ مدار پیاده‌سازی شده برای روش انتخاب بیشترین مقدار ترانسانایی نشان داده شده است و در شکل ۲-۱۳ تغییرات ترانسانایی طبقه ورودی آورده شده است.


در این روش، همیشه زوج ورودی با جریان کاری بزرگتر انتخاب می‌شود در حالی که خروجی زوج دیگر تأثیری بر ترانسانایی طبقه ورودی ندارد. در این روش تغییرات نسبت به روش کنترل جریان دنباله کمتر شده است. یکی از مزایای این روش ثابت نگه داشتن مقدار نرخ چرخش است، اما طراحی مدار انتخاب کننده تا حدودی پیچیده است که از معایب این



شکل ۲-۱۱: تغییرات ترانساینایی ساختار معرفی شده [۱۰]



شکل ۲-۱۲: مدار انتخاب بیشترین مقدار ترانساینایی [۱۱]




شکل ۲-۱۳: تغییرات ترانساینایی ساختار انتخاب بیشترین مقدار ترانساینایی [۱۱]

ساختار به حساب می آید. برای این روش تغییرات ترانساینایی طبقه ورودی ۷ درصد گزارش شده است.

## ۴-۲-۲ روش ۴: تغییر سطح DC با ترانزیستورهای MIFG

در [۱۲] و [۱۳] به معرفی یک تغییر سطح DC قابل تنظیم با یک زوج ورودی PMOS جهت دستیابی به طبقه ورودی با محدوده ولتاژ حالت-مشارک ورودی Rail-to-Rail پرداخته شده است. در این ساختارها از ترانزیستورهای دارای ورودی چندگانه موازی<sup>۱</sup> استفاده شده است. همچنین یک بازخورد برای تنظیم ولتاژ بایاس مدار تغییر سطح ولتاژ ورودی به کار رفته است. همان طور که در شکل ۲-۱۴ نشان داده شده است، می توان یک تغییر سطح DC قابل برنامه ریزی را با ترانزیستور MIFG در ساختار طبقه ورودی ایجاد کرد. در ترانزیستورهای MIFG ورودی شامل  $M_{n4}$ - $M_{n5}$ ، یک ترمینال به عنوان ورودی مدار عمل می کند و ترمینال دیگر، با برنامه ریزی ولتاژ آستانه مؤثر، مقدار تغییر سطح DC را تعیین می کند. دو ایراد در استفاده از MIFG مساحت و پهنای باند است. افزودن خازن ها مساحت اشغالی سطح تراشه مدار را در مقایسه با طراحی تقویت کننده مرسوم افزایش می دهد. همچنین اثر تضعیفی این خازن ها، رسانایی مؤثر در طبقه ورودی را کاهش می دهد و پهنای باند تقویت کننده را تخریب می کند. در شکل ۲-۱۵ روشی پیشنهاد شده است که می توان با تنظیم بازخورد، حداقل تضعیف را به دست آورد. این روش منجر به دستیابی ۳۵٪ درصد تغییرات ترانسسانیی طبقه ورودی می شود که این تغییرات در شکل ۲-۱۶ نشان داده شده است.




شکل ۲-۱۴: طبقه ورودی Rail-to-Rail با استفاده از ترانزیستورهای MIFG در [۱۲]


در [۱۴] یک تغییردهنده سطح ولتاژ خازنی جدید ارائه شده که در شکل ۲-۱۷ نشان داده شده است. این طرح ولتاژ حالت-مشارک ورودی را بدون تضعیف ولتاژ حالت تفاضلی، ثابت

<sup>۱</sup>Multiple input floating gate

نگه می‌دارد. علت این امر وجود حالت تفاضلی در ورودی این مدار است. این طرح توان مصرفی بیشتری نسبت به طرح قبل دارد و تغییرات ترانسانیایی ۲٪ درصد گزارش شده است.




شکل ۲-۱۵: مدار بهبود یافته با عملکرد Rail-to-Rail در [۱۳]



شکل ۲-۱۶: تغییرات ترانسانیایی مدار ارائه شده در [۱۳]

## ۵-۲-۲ روش ۵: دیود زنر الکترونیکی

یکی دیگر از روش‌های ثابت کردن ترانسانیایی طبقه ورودی، قرار دادن یک زنر الکترونیکی بین زوج‌های ورودی مکمل است [۱۵]. زنر، مجموع ولتاژ سورس-گیت زوج ورودی را ثابت نگه می‌دارد. ثابت نگه داشته شدن  $|V_{gsp}| + V_{gsn}$  منجر به کاهش تغییرات ترانسانیایی طبقه



شکل ۲-۱۷: تغییردهنده سطح ولتاژ بدون تضعیف ولتاژ حالت تقاضی در [۱۴]


ورودی تقویت کننده می شود که در روابط ۲-۵ تا ۲-۷ نشان داده شده است.

$$g_{mn} = 2K(V_{gsn} - V_{thn}) \quad (۵-۲)$$

$$g_{mp} = 2K(|V_{gsp}| - |V_{thp}|) \quad (۶-۲)$$

$$g_{mT} = g_{mn} + g_{mp} = 2K(V_{gsn} - V_{thp} + |V_{gsp}| - |V_{thp}|) \quad (۷-۲)$$


در شکل ۲-۱۸ مدارهای مورد استفاده در این روش آورده شده است. در شکل ۲-۱۸(الف) مدل ایده آل این روش دیده می شود. این مدل مانند قرار دادن یک منبع ولتاژ ثابت بین دو زوج مکمل ورودی است. در شکل ۲-۱۸(ب) برای پیاده سازی زنر از دو اتصال-دیودی استفاده شده است. هر چند رفتار سیگنال-کوچک و سیگنال-بزرگ این زنر الکترونیکی از یک زنر ایده آل فاصله دارد اما منجر به کاهش تغییرات ترانسانایی طبقه ورودی می شود. در شکل ۲-۱۸(ج) یک مدل دیود زنر توسط ترانزیستورهای  $M_7-M_3$  پیاده سازی شده است. در این روش از آن جا که زنر بین دنباله زوج های ورودی قرار می گیرد، هیچ مسیر جریان اضافی به وجود نمی آید لذا منجر به افزایش توان مصرفی در طبقه ورودی نمی شود. یکی از معایب این روش وابستگی به کمیت های ترانزیستورهای پیاده کننده مدل زنر است. تغییرات ترانسانایی این روش با پیاده سازی مدل زنر ۸ درصد است. تغییرات ترانسانایی روش معرفی شده در شکل ۲-۱۹ نشان داده شده است.



شکل ۲-۱۸: (الف) مدار ایده‌آل، (ب) پیاده‌سازی با اتصال-دیودی، (ج) پیاده‌سازی مدل زنر [۱۵]


## ۶-۲-۲ روش ۶: مقیاس‌سازی جریان خروجی طبقه ورودی

این روش که در [۳] گزارش شده است، با استفاده از مقیاس‌سازی جریان خروجی طبقه ورودی، منجر به کاهش تغییرات ترانسسانی می‌شود. ساختار اصلی طبقه ورودی این روش در شکل ۲-۲۰ نشان داده شده است. جریان سیگنال خروجی زوج تفاضلی ورودی کانال  $N$  و  $P$  به ترتیب با  $KV_{ICM}$  و  $1-KV_{ICM}$  مقیاس‌بندی می‌شوند.  $K$  ضریبی بین صفر و ۱ است که بر جریان خروجی طبقه ورودی تأثیر می‌گذارد. در حالی که جریان دنباله ترانزیستورهای ورودی بدون تغییر هستند با تنظیم  $K$  می‌توان به یک ترانسسانی ثابت دست یافت. شکل ۲-۲۱ پیاده‌سازی مدار روش مقیاس‌سازی جریان خروجی زوج ورودی با طبقه ورودی Rail-to-Rail را نشان می‌دهد. این ساختار نیاز به یک مدار برای دریافت ولتاژ حالت-مشترک ورودی دارد که بتواند ضریب  $K$  را تغییر دهد. مزیت این روش این است که می‌تواند برای ترانزیستورهای با طول کانال کوتاه و بلند استفاده شود و با فناوری‌های زیر میکرومتر سازگار است. وابستگی به ضریب  $K$  از معایب این روش است. نتایج شبیه‌سازی تغییرات ترانسسانی این روش در شکل




شکل ۲-۱۹: تغییرات ترانسانایی (الف) مدار ایده‌آل، (ب) اتصال-دیودی، (ج) مدل زبر [۱۵]


۲-۲۲ آمده است. شبیه‌سازی‌ها نشان می‌دهد هنگامی که ولتاژ حالت-مشترک ورودی به صورت Rail-to-Rail تغییر می‌کند، ترانسانایی طبقه ورودی در حدود ۲/۹ درصد متغیر است.



شکل ۲-۲۰: مدار مقیاس‌ساز جریان خروجی [۳]



شکل ۲-۲۱: مدار پیاده‌سازی شده برای مقیاس‌سازی جریان خروجی طبقه ورودی در [۳]




شکل ۲-۲۲: تغییرات ترانسانایی طبقه ورودی در [۳]

### ۷-۲-۲ روش ۷: ورودی از طریق بدنه

تقویت‌کننده‌هایی با ورودی بدنه<sup>۱</sup> برای کاربردهایی با ولتاژ تغذیه کم و توان مصرفی پایین مناسب هستند. ترانسانایی طبقه ورودی این نوع تقویت‌کننده‌ها کم‌تر از تقویت‌کننده‌هایی با ورودی گیت است. بنابراین، کمیت‌هایی مانند بهره و پهنای باند در این نوع تقویت‌کننده‌ها نسبت به حالت مرسوم کاهش می‌یابد [۱۶].

<sup>۱</sup>Bulk

در [۱۶] یک تقویت کننده سه طبقه ای با ورودی Rail-to-Rail پیشنهاد شده است. ساختار پیشنهاد شده در شکل ۲-۲۲ نشان داده شده است. در طبقه اول یک تقویت کننده با ورودی بدنه است. در طبقه دوم، تقویت کننده با ورودی گیت NMOS بهره را افزایش می دهد. در آخرین طبقه، یک تقویت کننده سورس-مشارک قرار دارد. در تقویت کننده پیشنهاد شده با استفاده از ترانزیستور خود کسکود نامتقارن<sup>۱</sup> و بازخورد غیرمستقیم، بهره DC و پهنای باند بهره واحد بهبود یافته است. در شکل ۲-۲۳ ترانزیستور خود کاسکود نامتقارن را نشان داده شده است. این ترانزیستور مانند یک ترانزیستور با سورس تباهیده عمل می کند که  $M_S$  نقش مقاومت مقاومت سورس را دارد. مقاومت خروجی این نوع ترانزیستور ۱۷ تا ۲۰ برابر یک ترانزیستور معمولی است [۱۶].



شکل ۲-۲۳: ترانزیستور خود کسکود نامتقارن [۱۶]

ترانسانایی گیت،  $g_m$  و ترانسانایی بدنه،  $g_{mb}$  در روابط ۲-۸ و ۲-۹ نشان داده شده است.


$$g_m = q \frac{I_D}{nKT} \quad (۸-۲)$$

$$g_{mb} = q \frac{\lambda}{2\sqrt{2\phi_F - V_{SB}}} g_m \quad (۹-۲)$$


$\lambda$  ضریب اثر بدنه،  $\phi_F$  پتانسیل فرمی و  $V_{SB}$  ولتاژ سورس-بدنه ترانزیستور است. تقویت کننده با ورودی بدنه دارای بهره کم است، زیرا ترانسانایی بدنه بسیار کوچکتر از ترانسانایی گیت است به همین منظور در این طرح برای دستیابی به بهره بالا از یک تقویت کننده سه طبقه استفاده شده است. نحوه تغییرات ترانسانایی این ساختار در شکل ۲-۲۴ نشان داده شده است.

در [۱۷] یک تقویت کننده با ورودی بدنه معرفی شده است که از یک ساختار بازخورد مثبت متغیر برای کنترل تغییرات ترانسانایی استفاده کرده است. این تقویت کننده دارای ورودی Rail-to-Rail و نوسان خروجی ۹۰° میلی ولت در منبع تغذیه یک ولتی است. روش پیشنهاد شده منجر به کاهش تغییرات ترانسانایی طبقه ورودی تقویت کننده می شود. در شکل ۲-۲۶ تقویت کننده معرفی شده با استفاده از روش تثبیت کننده ترانسانایی نشان داده شده است.


<sup>۱</sup>Asymmetric self biased cascode transistor



شکل ۲-۲۴: تقویت کننده معرفی شده در [۱۶]



شکل ۲-۲۵: تغییرات ترانسانایی طبقه ورودی در [۱۶]




شکل ۲-۲۶: تقویت کننده معرفی شده در [۱۷]

مدارهای بایاس برای تولید  $V_b$ ،  $V_{bp}$  و  $V_{bn}$  برای سادگی نشان داده نشده‌اند. در طبقه ورودی، سیگنال به زوج ورودی P1 اعمال می‌شود. گیت‌ها زوج P1 جهت بایاس به زمین

متصل شده‌اند. تثبیت‌کننده ترانسانایی در این طرح توسط N1-N4 و P1-P4 اجرا می‌شود. ترانزیستورهای N1، N3 و N4 یک آینه جریان ایجاد می‌کنند تا جریان‌های ایجاد شده توسط جفت ورودی P1 را به طبقه خروجی انتقال دهند. ترانزیستورهای N2 برای ایجاد یک حلقه بازخورد مثبت متصل می‌شوند. در تقویت‌کننده ارائه شده از یک طبقه خروجی کلاس AB نیز استفاده شده است.

در [۱۸] یک ساختار ساده با کارایی بالا برای تقویت‌کننده‌های عملیاتی Rail-to-Rail ارائه شده است. این ساختار مناسب برای کار در ولتاژهای تغذیه زیر یک ولت است و از سه طبقه تشکیل شده است. مدار تقویت‌کننده پیشنهادی در شکل ۲-۲۷ نشان داده شده است. طبقه اول شامل ترانزیستورهای تفاضلی M1-M4، طبقه دوم شامل یک ساختار سورس-مشارک M5-M6 و طبقه سوم شامل یک ساختار کلاس AB، M7-M10 است. ترانزیستور MR که بدنه آن به زمین مجازی گره خورده است، جریان زوج تفاضلی M1-M2 و بار آن‌ها M3-M4 و همچنین ترانزیستور M6 را از طریق نسبت آینه جریان تنظیم می‌کند.



شکل ۲-۲۷: ساختار تقویت‌کننده معرفی شده در [۱۸]

## ۸-۲-۲ مقایسه روش‌ها

در جدول ۱-۲ مقایسه‌ای بین روش‌های معرفی شده انجام گرفته است. در این مقایسه درصد تغییرات ترانسانایی هر روش در کنار مزایا و معایب هر ساختار بیان شده است.

جدول ۲-۱: مقایسه روش‌های معرفی شده

مزایا	معایب	درصد تغییرات ترانسانایی	مرجع	روش
عدم نیاز به تطبیق ترانزیستورهای زوج ورودی	توان مصرفی	۱۰	[۵]	روش ۱
ساده بودن مدار	تغییرات ترانسانایی - وابستگی به قانون جریان ماسفت و عدم کاربرد در فناوری زیرمیکرون	۱۵	[۶]	
ساده بودن مدار	تغییرات ترانسانایی - وابستگی به قانون جریان ماسفت و عدم کاربرد در فناوری زیرمیکرون	۲۰	[۸]	
تغییرات ترانسانایی	وابستگی به قانون جریان ماسفت و عدم کاربرد در فناوری زیرمیکرون	۵	[۹]	
تغییرات ترانسانایی ساده بودن مدار	وابستگی به ولتاژ آستانه تغییر سطح دهنده DC و تغییرات منبع تغذیه عدم تطابق زوج ورودی	۵/۴	[۱۰]	روش ۲
تغییرات ترانسانایی نرخ چرخش ثابت	توان مصرفی پیچیدگی مدار	۷	[۱۱]	روش ۳
تغییرات ترانسانایی	پهنای باند - توان مصرفی مساحت اشغالی	۰/۳۵	[۱۳]	روش ۴
		۰/۲	[۱۴]	
تغییرات ترانسانایی توان مصرفی	وابستگی به کمیت‌های ترانزیستورهای طبقه ورودی	۸	[۱۵]	روش ۵
تغییرات ترانسانایی - سازگاری کاربرد در فناوری زیرمیکرون با کانال‌های کوتاه و بلند	پیچیدگی مدار - توان مصرفی وابستگی به ضریب K	۲/۹	[۳]	روش ۶
تغییرات ترانسانایی توان مصرفی	پهنای باند نرخ چرخش مساحت اشغالی - پیچیدگی مدار مساحت اشغالی - پیچیدگی مدار	صفر	[۱۶]	روش ۷
		گزارش نشده	[۱۷]	
		گزارش نشده	[۱۸]	

## ۳-۲ جمع‌بندی

در این فصل ابتدا بخش‌های مختلف یک تقویت‌کننده تمام‌تفاضلی به‌طور مختصر معرفی و سپس طبقه ورودی تقویت‌کننده‌های Rail-to-Rail بررسی شد. در این بررسی طبقه ورودی تقویت‌کننده‌های Rail-to-Rail در ۷ روش دسته‌بندی شده، هر روش مورد بررسی قرار گرفته و در نهایت این ۷ روش با یکدیگر مقایسه شده است.

## فصل ۳

### ساختار پیشنهادی

### ۱-۳ پیش‌گفتار

در این فصل یک ساختار جدید برای طبقه ورودی یک تقویت‌کننده Rail-to-Rail جهت کاهش تغییرات ترانسانایی این طبقه پیشنهاد شده است. ابتدا سه ساختار مهم مورد استفاده دقیق‌تر بررسی شده و سپس با استفاده از این سه ساختار، ساختار جدید پیشنهاد می‌شود. پس از بررسی ساختار معرفی شده، در هر بخش به تکمیل طرح پیشنهاد شده پرداخته شده است. در راستای تکمیل طرح پیشنهاد شده، ابتدا برای دستیابی به Rail-to-Rail خروجی، طبقه دوم به ساختار پیشنهادی اضافه شده و سپس تقویت‌کننده تمام‌تفاضلی معرفی و روابط مربوط به آن بررسی می‌شود.

### ۲-۳ بررسی سه ساختار مهم


در این بخش سه ساختار مهم جهت بیان روند دستیابی به طرح پیشنهادی بررسی می‌شود. ابتدا ساختار تغییر سطح ولتاژ ورودی، سپس ساختار تغییر سطح ولتاژ ورودی اصلاح شده و در انتها ساختار تغییر جریان دنباله معرفی می‌شود.

#### ۱-۲-۳ تغییر سطح ولتاژ ورودی

همان‌طور که پیش‌تر در روش تغییر سطح ولتاژ ورودی بیان شد، می‌توان برای کاهش تغییرات ترانسانایی طبقه ورودی از دو منبع جریان وابسته استفاده کرد. در این روش، چهار ترانزیستور PMOS برای تغییر سطح سیگنال ورودی استفاده می‌شود. تغییر سطح سیگنال ورودی منجر به کاهش ناحیه هم‌پوشانی زوج‌های تفاضلی ورودی کانال N و کانال P می‌شود. ساختار تغییر سطح ولتاژ ورودی با استفاده از یک تغییر سطح دهنده DC با ورودی PMOS در شکل ۱-۳ نشان داده شده است. در این ساختار سیگنال ورودی تقویت‌کننده به ورودی زوج تفاضلی کانال N با ترانزیستورهای  $M_{n1-2}$  و منبع جریان PMOS با ترانزیستورهای  $M_{p4-7}$  اتصال دارد. خروجی منبع PMOS به ورودی زوج تفاضلی کانال P با ترانزیستورهای  $M_{p1-2}$  متصل است. بنابراین، سیگنال ورودی تغییر سطح یافته به ورودی زوج تفاضلی کانال P اعمال می‌شود [۱۹]. طبق مدار شکل ۱-۳ ولتاژ ورودی ترانزیستورهای  $M_{p1-2}$  برابر با رابطه ۱-۳ است:


$$V_{in-M_{p1-2}} = V_{in} + V_{gsp-M_{p6-7}} \quad (1-3)$$

$V_{in}$  سیگنال ورودی،  $V_{in-M_{p1-2}}$  سیگنال ورودی تغییر سطح یافته توسط تغییر سطح دهنده DC با ورودی PMOS و  $V_{gsp-M_{p6-7}}$  ولتاژ گیت-سورس ترانزیستور  $M_{p6-7}$  است. این تغییر سطح ولتاژ ورودی زوج تفاضلی منجر به کاهش ناحیه هم‌پوشانی کانال N و کانال P با یکدیگر می‌شود و



شکل ۱-۳: طرح مداری تغییر سطح دهنده DC با ورودی PMOS [۱۹]

در نتیجه تغییرات ترانسسانیایی کاهش می‌یابد. نمودار تغییرات ترانسسانیایی در شکل ۲-۳ نشان داده شده است. تغییرات ترانسسانیایی این ساختار ۸ درصد است.




شکل ۲-۳: تغییرات ترانسسانیایی طبقه ورودی تغییر سطح دهنده DC با ورودی PMOS [۱۹]


شکل ۳-۳ ساختار تغییر سطح ولتاژ ورودی را با استفاده از یک تغییر سطح دهنده DC با ورودی NMOS با ترانزیستورهای  $M_{n4-7}$  نشان می‌دهد [۲۰]. در این مدار نیز ولتاژ ورودی زوج تفاضلی  $M_{n1-2}$  به اندازه  $V_{gs}$  ترانزیستورهای  $M_{n6-7}$  تغییر سطح یافته است. طبق این مدار ولتاژ ورودی زوج تفاضلی  $M_{n1-2}$  برابر با رابطه ۲-۳ است.

$$V_{in-M_{n1-2}} = V_{in} + V_{gsn-M_{n6-7}} \quad (۲-۳)$$

$V_{in}$  سیگنال ورودی،  $V_{in-M_{n1-2}}$  سیگنال ورودی تغییر یافته توسط تغییر سطح دهنده DC با ورودی NMOS و  $V_{gsn-M_{6-7}}$  ولتاژ گیت-سورس ترانزیستور  $M_{n6-7}$  است. نمودار تغییرات ترانسانایی ساختار معرفی شده در شکل ۳-۴ نشان داده شده است. تغییرات ترانسانایی این ساختار بیش از ۲۰ درصد است.



شکل ۳-۳: طرح مداری تغییر سطح دهنده DC با ورودی NMOS [۲۰]



شکل ۳-۴: تغییرات ترانسانایی طبقه ورودی تغییر سطح دهنده DC با ورودی NMOS [۲۰]


در ساختارهای تغییر سطح ولتاژ ورودی از تغییر سطح دهنده DC با ورودی NMOS استفاده شده است که در نتیجه توان بیشتری نسبت به تقویت کننده‌های Rail-to-Rail مرسوم مصرف می‌کنند. همچنین این ساختارها وابسته به ولتاژ آستانه ترانزیستورهای منبع وابسته است و زوج‌های ورودی با یکدیگر تطابق ندارند.

### ۲-۲-۳ تغییر سطح ولتاژ ورودی اصلاح شده

در این بخش یک ساختار اصلاح شده برای روش تغییر سطح ولتاژ ورودی بررسی می‌شود [۲۱]. ساختار این روش در شکل ۳-۵ نشان داده شده است. زوج‌های ورودی تفاضلی مکمل به صورت موازی کار می‌کنند با این تفاوت که در زوج تفاضلی کانال N یک اتصال-دیودی  $M_{ndiode}$  در مسیر جریان دنباله اضافه شده است. اگر اتصال-دیودی  $M_{ndiode}$  به ساختار اضافه نشود، ساختار مانند یک ورودی تفاضلی مکمل مرسوم به طور موازی کار می‌کند و ترانسانایی تقویت کننده از  $g_m$  به  $2g_m$  در مقادیر میانی محدوده منبع تغذیه متغیر است اما با اضافه کردن این اتصال-دیودی، همانند تغییر سطح ولتاژ ورودی، حداقل ولتاژ ورودی زوج تفاضلی N به اندازه یک  $V_{gsM_{ndiode}}$  تغییر خواهد کرد. این تغییر ولتاژ در رابطه ۳-۳ نشان داده شده است.

$$V_{in} = V_{OVn_{tail}} + V_{gsM_{1-2}} + V_{gsM_{ndiode}} \quad (3-3)$$

$V_{in}$  ولتاژ ورودی زوج تفاضلی N،  $V_{OVn_{tail}}$  ولتاژ اضافه تحریک<sup>۱</sup> ترانزیستور جریان دنباله،  $V_{gsP}$  ولتاژ گیت-سورس ترانزیستور ورودی  $M_{n1-2}$  و  $V_{gsM_{ndiode}}$  ولتاژ گیت-سورس اتصال-دیودی  $M_{ndiode}$  است. این تغییر منجر به جابه‌جایی نمودار ترانسانایی زوج تفاضلی N می‌شود. نمودار تغییرات ترانسانایی در شکل ۳-۶ نشان داده شده است.




شکل ۳-۵: ساختار طبقه ورودی تغییر سطح ولتاژ ورودی اصلاح شده [۲۱]

در این مدار برخلاف ساختار تغییر سطح ولتاژ ورودی که از دو تغییر سطح دهنده DC استفاده شده بود، تنها از یک اتصال-دیودی استفاده شده است. وضعیت توان مصرفی این ساختار در مقایسه با ساختار تغییر سطح ولتاژ ورودی وضعیت بهتری دارد، زیرا مسیر اضافی

<sup>۱</sup>Overdrive


جریان در این ساختار وجود ندارد. این مدار هم مانند ساختار قبل، وابسته به ولتاژ آستانه ترانزیستور اتصال-دیودی است و زوج‌های ورودی با یکدیگر تطابق ندارد. بهترین تغییرات ترانسانایی گزارش شده از این ساختار برابر با ۱۷ درصد است [۲۱].



شکل ۳-۶: تغییرات ترانسانایی ساختار تغییر سطح ولتاژ ورودی اصلاح شده [۲۱]

### ۳-۲-۳ تغییر جریان دنباله

ساختار دیگری که در این بخش مورد بحث قرار می‌گیرد ساختار نشان داده شده در شکل ۳-۷ است. در این ساختار برای کاهش تغییرات ترانسانایی از سه زوج تفاضلی N و P استفاده می‌شود [۲۲].




شکل ۳-۷: طرح مداری تغییر جریان دنباله [۲۲]

عملکرد این ساختار به این صورت است: (۱) هنگامی که ولتاژ حالت-مشترک ورودی نزدیک به GND قرار دارد، زوج اصلی P شامل  $M_{p2}-M_{p1}$  و زوج پشتیبان شامل  $M_{p4}-M_{p3}$  آن روشن است. با افزایش ولتاژ حالت-مشترک باعث خاموش شدن زوج پشتیبان P شده و فقط زوج اصلی روشن می‌ماند. دلیل این امر هم عبور جریان ترانزیستورهای پشتیبان

از مسیر ترانزیستورهای  $M_{n6}-M_{n5}$  است که با افزایش ولتاژ حالت- مشترک روشن می‌شوند. (۲) هنگامی که ولتاژ حالت- مشترک ورودی در مقادیر میانی محدوده منبع تغذیه قرار دارد، دو زوج اصلی  $M_2-M_1$  روشن هستند. ترانزیستورهای  $M_2-M_1$  زوج P و N هر دو به جریان سیگنال کمک می‌کنند و ترانسانایی معادل  $2g_m$  را به وجود می‌آورند. در این حالت ترانزیستورهای  $M_5-M_6$  منجر به خاموش شدن زوج‌های پشتیبان  $M_4-M_3$  می‌شوند. خاموش شدن ترانزیستورهای پشتیبان به دلیل تأمین جریان دنباله این زوج‌ها توسط زوج‌های  $M_6-M_5$  است. (۳) با افزایش ولتاژ حالت- مشترک ورودی به سمت VDD زوج  $M_{p6}-M_{p5}$  خاموش شده و در نتیجه زوج  $M_{n3}-M_{n4}$  روشن می‌شود. در ولتاژ حالت- مشترک ورودی برابر با VDD، هر دو زوج اصلی و پشتیبان نوع N روشن هستند.

در این ساختار به ازای مقادیر مختلف ولتاژ حالت- مشترک ورودی، چهار ترانزیستور در ترانسانایی و مسیر عبوری سیگنال نقش دارند. نمودار تغییرات ترانسانایی ساختار معرفی شده در شکل ۳-۸ نشان داده شده است.



شکل ۳-۸: تغییرات ترانسانایی به ازای ولتاژ حالت- مشترک ورودی [۲۲]


در نمودار شکل ۳-۸ سطح ترانسانایی بر روی  $2g_m$  ثابت شده است. تغییرات ترانسانایی این ساختار ۵ درصد گزارش شده است. این مدار برای فناوری‌های زیر میکرون مفید است زیرا وابسته به معادله‌ی جریان ماسفت نیست. این طرح از نظر توان مصرفی وضعیت مطلوبی نسبت به مدار مرسوم ندارد، زیرا دو زوج اضافی دارد که روشن و خاموش شدن ترانزیستورهای پشتیبان را تعیین می‌کنند اما نسبت به ساختارهای تغییر سطح ولتاژ ورودی وضعیت مطلوب‌تری دارد.

### ۳-۳ ساختار پیشنهاد شده

در این بخش با استفاده از ساختارهای بررسی شده، یک ساختار جدید پیشنهاد می‌شود. سپس با در نظر گرفتن یک طبقه کسکود به عنوان جمع‌کننده جریان، طرح پیشنهادی گام به گام تکمیل شده و مباحث مربوط به هر بخش بررسی می‌شود.

#### ۱-۳-۳ ساختار پیشنهادی

با توجه به ساختار بحث شده در قسمت قبلی ساختار جدید پیشنهاد شده در شکل ۹-۳ نشان داده شده است. این طرح با استفاده از کلیات ساختار تغییر جریان دنباله و تغییر سطح ولتاژ ورودی اصلاح شده پیشنهاد شده است.




شکل ۹-۳: ساختار پیشنهاد شده

با توجه به عدم استفاده از تغییر سطح دهنده DC جهت تغییر سطح و یا زوج‌های اضافی برای کنترل روشن و خاموش شدن ترانزیستورهای ورودی، پیش‌بینی می‌شود که این طرح از نظر توان مصرفی از دو ساختار تغییر جریان دنباله و تغییر دهنده سطح ولتاژ ورودی وضعیت مطلوب‌تری داشته باشد.


نحوه عملکرد این مدار شبیه به ساختار تغییر جریان دنباله است. به این صورت که: (۱)

هنگامی که ولتاژ حالت-مشترک ورودی نزدیک به GND است، هر دو زوج ورودی PMOS روشن است. با افزایش ولتاژ حالت-مشترک ورودی زوج PMOS اصلی  $M_{p1-2}$  روشن می ماند اما زوج PMOS کمکی  $M_{p3-4}$  با توجه به ولتاژ گیت-سورس اتصال-دیودی خاموش می شود. (۲) هنگامی که ولتاژ حالت-مشترک ورودی در مقادیر میانی محدوده منبع تغذیه است، زوج PMOS اصلی  $M_{p1-2}$  و زوج NMOS اصلی  $M_{n1-2}$  روشن و زوج PMOS کمکی  $M_{p3-4}$  و NMOS کمکی  $M_{n3-4}$  خاموش است. (۳) با افزایش ولتاژ حالت-مشترک ورودی و نزدیک شدن به VDD، زوج NMOS کمکی  $M_{n3-4}$  با توجه به ولتاژ گیت-سورس اتصال-دیودی روشن می شود. این در حالی است که زوج NMOS اصلی  $M_{n1-2}$  نیز روشن است.




شکل ۳-۱۰: عملکرد زوج های ورودی در ولتاژ حالت-مشترک ورودی نزدیک به GND


همان طور که از نحوه عملکرد این مدار مشخص است مانند ساختار تغییر جریان دنباله، همواره چهار ترانزیستور در ایجاد ترانسسانیی طبقه ورودی نقش دارند. این ویژگی باعث می شود که این ساختار توانی در حدود طرح تغییر سطح ولتاژ ورودی اصلاح شده داشته باشد. برای تکمیل کردن طرح پیشنهادی ابتدا باید ساختار جمع کننده جریان را مشخص کرد. به طور معمول جمع کننده جریان از یک طبقه کسکود تشکیل شده است. در این طبقه جریان طبقه ورودی با جریان کسکود جمع می شود. برای این منظور همانند آنچه در [۲۳] بیان شده است، از طبقه جمع کننده جریان نشان داده شده در شکل ۳-۱۳ استفاده شده است.



شکل ۳-۱۱: عملکرد زوج‌های ورودی در ولتاژ حالت-مشترک ورودی در مقادیر میانی محدوده منبع تغذیه



شکل ۳-۱۲: عملکرد زوج‌های ورودی در ولتاژ حالت-مشترک ورودی نزدیک به  $V_{DD}$



شکل ۳-۱۳: طبقه ورودی پیشنهاد شده همراه با طبقه جمع کننده جریان


### ۲-۳-۳ دستیابی به Rail-to-Rail خروجی

برای طراحی تقویت کننده‌هایی با دامنه نوسان خروجی بالا در ولتاژهای تغذیه کم می‌توان از ساختار کلاس AB، ساختار سورس-مشترک و یا حتی یک ساختار کسکود تا شده استفاده کرد [۲۴]. در این بخش برای دستیابی به Rail-to-Rail خروجی همانند [۱۶] یک تقویت کننده سورس-مشترک، به عنوان طبقه دوم استفاده شده است. همچنین در این بخش منابع جریان ایده‌آل با آینه جریان جای گذاری شده و شاخه‌های بایاس ابتدایی مورد استفاده، همانند شکل ۳-۱۴ به مدار اضافه شده است.

### ۳-۳-۳ ساختار تمام تفاضلی

دامنه مجاز خروجی وسیع‌تر، عدم وجود قطب آینه و حذف نویز مشترک خروجی از جمله مزایای ساختارهای تمام تفاضلی به ساختارهای تک سر است. بنابراین در این پایان نامه ساختار تمام تفاضلی همانند شکل ۳-۱۵ پیشنهاد شده است.

برای تثبیت ولتاژهای حالت-مشترک ورودی در خروجی مدارهای تمام تفاضلی، مدارهای بازخورد حالت-مشترک لازم است [۲۵]. مدار بازخورد حالت-مشترک معمولاً متوسط ولتاژ خروجی را اندازه می‌گیرد و با ولتاژ مرجع مقایسه می‌کند. سپس خطای حاصل از اختلاف این مقایسه توسط یک تقویت کننده، تقویت می‌شود و به یک جریان حالت-مشترک جهت تنظیم



شکل ۳-۱۴: مدار دوطبقه پیشنهاد شده

ولتاژ حالت- مشترک تبدیل می شود [۲۶]. در این بخش، از یک تقویت کننده اختلاف تفاضلی (DAA)<sup>۱</sup> به عنوان بازخورد حالت- مشترک استفاده شده است [۲۷]. ولتاژ حالت مشترک خروجی اندازه گرفته شده، با ولتاژ مرجع مقایسه و بر روی ولتاژ بایاس کسکود اعمال می شود.

### ۴-۳-۳ تحلیل ساختار دوطبقه پیشنهاد شده


در این بخش، بهره، فرکانس بهره واحد، محدوده حالت- مشترک ورودی و خروجی، نرخ چرخش و نویز ساختار پیشنهاد شده تحلیل و بررسی می شود. برای به دست آوردن بهره با استفاده از یک ساختار کسکود تا شده با ورودی PMOS، بهره ساختار پیشنهاد شده محاسبه می شود. ساختار کسکود تا شده با ورودی PMOS در شکل ۳-۱۶ نشان داده شده است. همان طور که در [۱] آورده شده است رابطه بهره این ساختار مانند رابطه ۴-۳ است.

$$A_V = (g_{m-mp'1})((g_{m-mn'5}r_{Omn'5}(r_{Omp'1}||r_{Omn'7}))||((g_{m-mp'5}r_{Omp'5}(r_{Omp'7}))) \quad (۴-۳)$$


ابتدا باید به این نکته توجه کرد که در ساختار شکل ۳-۱۵ مقدار  $g_m$  یا ترانسانایی ساختار پیشنهاد شده با توجه به ترکیب جریان ها در طبقه کسکود یا پیش از آن، برابر با مجموع جفت های ورودی است. ترانسانایی ساختار پیشنهاد شده طبق رابطه ۳-۵ است.

$$g_{mT} = g_{m-mp1} + g_{m-mp2} + g_{m-mn1} + g_{m-mn2} \quad (۵-۳)$$

<sup>1</sup>differential difference amplifier



شکل ۳-۱۵: ساختار تمام تفاضلی پیشنهاد شده



شکل ۳-۱۶: ساختار کسکود تاشده با ورودی PMOS [۱]

در ساختار پیشنهادی، طبقه ورودی دارای یک زوج موازی با زوج ورودی اصلی است لذا  $r_{Omp'1}$  کسکود تاشده برابر با  $r_{Omp1} \parallel r_{Omp3}$  در ساختار پیشنهادی است. همچنین ساختار پیشنهاد شده دارای دو زوج موازی ورودی NMOS نیز است پس  $r_{Omp'7}$  کسکود تاشده با  $r_{Omn1} \parallel r_{Omn3}$  موازی است. بنابراین بهره طبقه اول ساختار پیشنهادی مطابق با رابطه ۳-۶ است.

$$A_{V1} = g_{mT}((g_{m-mn5}r_{Omn5}(r_{Omn7} \parallel (r_{Omp1} \parallel r_{Omp3}))) \parallel (g_{m-mp5}r_{Omp5}(r_{Omp7} \parallel (r_{Omn1} \parallel r_{Omn3})))) \quad (۳-۶)$$

حال بهره طبقه دوم در طبقه اول ضرب شده و بهره نهایی ساختار مطابق با رابطه ۳-۷ به دست می‌آید.

$$A_V = A_{V1}(g_{m-mp9})(r_{Omp9} \parallel r_{Omn9}) \quad (۳-۷)$$

پهنای باند از رابطه ۳-۸ به دست می‌آید.

$$GBW = \frac{g_{mT}}{2\pi C_C} \quad (۳-۸)$$

ذکر این نکته لازم است که پهنای باند با  $g_{mT}$  رابطه مستقیم دارد پس تغییرات  $g_{mT}$  به‌طور مستقیم در پهنای باند دیده می‌شود.

یکی دیگر از مشخصات مهم هر تقویت‌کننده، محدوده حالت-مشترک ورودی و خروجی است. این بررسی از آن جهت است که اطمینان حاصل شود که تمامی ترانزیستورها به ازای ولتاژهای حالت-مشترک ورودی در اشباع هستند. برای این منظور باید دامنه ولتاژ حالت-مشترک ورودی و خروجی محاسبه شود. در ساختار پیشنهاد شده دامنه ولتاژ مشترک ورودی Rail-to-Rail است. همچنین دامنه ولتاژ مشترک خروجی از روابط ۳-۹ و ۳-۱۰ به دست می‌آید.

$$V_{Omin} = V_{OVmn9} \quad (۳-۹)$$

$$V_{Omax} = V_{DD} - |V_{OVmp9}| \quad (۱۰-۳)$$

این محدوده بیشترین دامنه قابل دسترس در طبقه خروجی است، که با طراحی بهینه می‌توان دامنه خروجی این طبقه را نیز نزدیک به سطوح ولتاژ مثبت و منفی منبع تغذیه طراحی کرد. نرخ چرخش نیز باتوجه به جریان‌های طبقه ورودی و خازن جبران ساز مطابق رابطه ۱۱-۳ محاسبه می‌شود.

$$SR = \frac{I_{Dmp1} + I_{Dmp2} + I_{Dmn1} + I_{Dmn2}}{C_C} \quad (۱۱-۳)$$

در بررسی نویز ارجاع داده شده به ورودی، فقط نویز حرارتی ساختار تمام‌تفاضلی در نظر گرفته شده است. نویز ترانزیستورهای کسکود در فرکانس‌های پایین ناچیز است [۱]، پس فقط ترانزیستورهای  $M_{n1-4}$ ،  $M_{p1-4}$ ،  $M_{n7-10}$  و  $M_{p7-10}$  به عنوان منابع نویز مؤثر در این طرح باقی می‌مانند. نویز حرارتی یک ماسفت طبق رابطه ۱۲-۳ است [۱].

$$V_n^2 = 4KT\gamma g_m r_o^2 \quad (۱۲-۳)$$

در رابطه ۱۲-۳،  $K$  ثابت بولتزمن،  $T$  دما بر حسب درجه کلوین،  $\gamma$  ضریب وابسته به طول کانال ترانزیستور و  $r_o$  مقاومت خروجی ترانزیستور است. برای تعیین نویز حرارتی ارجاع‌شده به ورودی ابتدا نویز ترانزیستورهای  $M_{n7}$  و  $M_{n8}$  در خروجی طبقه اول طبق ۱۳-۳ محاسبه می‌شود.

$$V_{n,out1|M_{n7,8}}^2 = 2(4KT \frac{\gamma}{g_{m-M_{n7,8}}}) g_{m-M_{n7,8}}^2 R_{OUT1}^2 \quad (۱۳-۳)$$

به‌طور مشابه برای ترانزیستورهای  $M_{p7}$  و  $M_{p8}$  نیز نویز در خروجی طبقه اول طبق ۱۴-۳ محاسبه می‌شود.

$$V_{n,out1|M_{p7,8}}^2 = 2(4KT \frac{\gamma}{g_{m-M_{p7,8}}}) g_{m-M_{p7,8}}^2 R_{OUT1}^2 \quad (۱۴-۳)$$

با تقسیم روابط ۱۳-۳ و ۱۴-۳ بر بهره طبقه اول،  $g_{mT}^2 R_{OUT1}^2$  نویز طبقه اول ارجاع شده به ورودی حاصل از طبقه اول مطابق رابطه ۱۵-۳ محاسبه می‌شود.

$$V_{n,in1}^2 = \frac{V_{n,out1|M_{n7,8}}^2 + V_{n,out1|M_{p7,8}}^2}{g_{mT}^2 R_{OUT1}^2} \quad (۱۵-۳)$$

در ادامه باید نویز حرارتی طبقه دوم این تقویت‌کننده شامل ترانزیستورهای  $M_{p8,10}$  و  $M_{n9,10}$  محاسبه شود. نویز حرارتی این طبقه در خروجی طبق رابطه ۱۶-۳ محاسبه می‌شود.

$$V_{n,out2|M_{p9,10},M_{n9,10}}^2 = 2(4KT\gamma g_{m-M_{p9}} + g_{m-M_{n9}}(r_{oM_{p9}} + r_{oM_{n9}})^2) \quad (۱۶-۳)$$

با تقسیم رابطه ۱۶-۳ بر بهره تقویت‌کننده پیشنهاد شده نویز حرارتی طبقه دوم در ورودی به‌دست می‌آید که در رابطه ۱۷-۳ نشان داده شده است.

$$V_{n,in2}^2 = \frac{V_{n,out2|M_{p9,10},M_{n9,10}}^2}{A_V^2} \quad (۱۷-۳)$$

در نهایت نویز گرمایی ارجاع داده شده به ورودی طبق رابطه ۱۸-۳ محاسبه می‌شود.

$$V_{n,in}^2 = V_{n,in1}^2 + V_{n,in2}^2 \quad (۱۸-۳)$$

### ۴-۳ جمع‌بندی

در این فصل ابتدا به بررسی ساختارهای مشابه با ساختار پیشنهادی پرداخته شد. در ادامه ساختار پیشنهادی معرفی شد و نحوه عملکرد آن مورد بررسی قرار گرفت. یک تقویت‌کننده سورس-مشترک به عنوان طبقه دوم به ساختار پیشنهادی اضافه شد تا ساختار پیشنهادی منجر به دستیابی به حداکثر دامنه نوسان خروجی شود. در انتها ساختار تمام‌تفاضلی معرفی و روابط حاکم بر آن بررسی شد.

## فصل ۴

### نتایج شبیه‌سازی

## ۱-۴ پیش‌گفتار

در این فصل به بیان و بررسی نتایج شبیه‌سازی‌های انجام شده پرداخته می‌شود. ابتدا نتایج شبیه‌سازی ساختارهای معرفی شده و ساختار ابتدایی پیشنهاد شده در فصل سوم بیان و مورد بررسی قرار می‌گیرد و نتایج به دست آمده با یکدیگر مقایسه می‌شود. سپس طرح پیشنهادی دو طبقه تک‌سر شبیه‌سازی شده و نتایج آن بیان می‌شود. در این بخش جدول مقایسه‌ای بین کارهای انجام شده و ساختار پیشنهاد شده تهیه شده است که با در نظر گرفتن عدد شایستگی<sup>۱</sup> کارها با یکدیگر مقایسه می‌شوند. در انتهای نتایج حاصل از شبیه‌سازی طرح تمام‌تفاضلی پیشنهاد شده، جانمایی و شبیه‌سازی‌های پس از جانمایی آن بیان می‌شود.

## ۲-۴ نتایج شبیه‌سازی ساختارهای معرفی شده


در این بخش مقایسه‌ای بین ساختارهای پایه‌ای معرفی شده در فصل سوم و ساختار پیشنهاد شده صورت گرفته است. برای قسمت جمع‌کننده جریان همان‌طور که در فصل سوم نیز اشاره شد از یک طبقه کسکود مرسوم استفاده شده است. در این شبیه‌سازی‌ها جریان دنباله PMOS و NMOS مقداری ثابت در نظر گرفته شده و با توجه به جریان دنباله، جریان‌های طبقه جمع‌کننده جریان به دست آمده و اعمال گردیده است. این ۶ ساختار در شرایط یکسان شبیه‌سازی شده‌اند تا مقایسه‌ای عادلانه بین ساختارها صورت گیرد. این شبیه‌سازی‌ها با خازن بار ۱۰ پیکوفاراد، با منبع تغذیه ۱/۸ ولت و در فن‌آوری ۱۸۰ نانومتر انجام شده است. هم‌چنین سعی شده که ساختارها دارای حاشیه فاز مطلوب باشند و توان کمی مصرف کنند. کمیت‌های مورد نیاز، شامل توان مصرفی، بهره، پهنای باند بهره واحد و تغییرات ترانسانایی هر ساختار جهت مقایسه به دست آورده شده است. هم‌چنین در هر بخش میزان تغییرات ترانسانایی نیز گزارش شده است تا در انتها بتوان این ساختارها را نیز از جهت تغییرات ترانسانایی طبقه ورودی نیز با یکدیگر مقایسه کرد. از روش  $g_m/I_D$  جهت طراحی ساختارها استفاده شده است و سعی شده این نسبت در حدود ۲۰ باشد. در هر بخش نکات مربوط به طراحی ساختار آورده شده است.

## ۱-۲-۴ شبیه‌سازی ساختار Rail-to-Rail مرسوم


در ابتدا یک ساختار Rail-to-Rail مرسوم شبیه‌سازی شده است. این ساختار هسته اصلی تمامی ساختارها در این پایان‌نامه است. در این شبیه‌سازی از طرح مداری نشان داده شده در شکل ۱-۴ استفاده شده است. نکته اصلی در طراحی این تقویت‌کننده توجه به نحوه تغییرات پهنای باند بهره واحد و بهره به ازای ولتاژهای حالت-مشترک مختلف است. هم‌چنین به هر

<sup>1</sup>Figure of merit

شاخه دنباله، جریان ۲ میکروآمپر و هر شاخه بایاس جریان ۱ میکروآمپر اختصاص داده شده است. این مقادیر در تمامی شبیه‌سازی‌ها به طور یکسان حفظ شده است. تغییرات ترانسانایی این ساختار همان‌طور که پیش‌تر نیز گفته شده است در حدود ۱۰۰ درصد است که در شکل ۲-۴ نشان داده شده است.




شکل ۱-۴: طرح مداری استفاده شده جهت شبیه‌سازی ساختار Rail-to-Rail مرسوم




شکل ۲-۴: تغییرات ترانسانایی طبقه ورودی به ازای ولتاژ حالت-مشترک ورودی ساختار Rail-to-Rail مرسوم

تغییرات بهره، پهنای باند بهره واحد و توان مصرفی در شکل ۳-۴ نشان داده شده است. همان‌طور که پیش‌تر اشاره شد وجود رابطه مستقیم بین تغییرات ترانسانایی طبقه ورودی و پهنای باند باعث تغییرات مشابه در پهنای باند تقویت‌کننده Rail-to-Rail مرسوم می‌شود. در شکل ۳-۴ نشان داده شده است که نحوه تغییرات پهنای باند بهره واحد هماهنگ با تغییرات ترانسانایی طبقه ورودی است. در نمودار پهنای باند بهره واحد تغییرات نزدیک به ۱۰۰ درصد


است و همچنین اندازه بهره نیز تا دو برابر افزایش یافته است. در جدول ۴-۱ کمیت‌های به‌دست آمده از ساختار فوق نشان داده شده است. توان مصرفی این ساختار را می‌توان به عنوان یک مرجع در نظر گرفت و با سایر ساختارها مقایسه کرد.



(ب)



(الف)



(ج)

شکل ۴-۳: تغییرات نمودارهای (الف) بهره، (ب) پهنای باند بهره واحد، (ج) توان مصرفی به ازای تغییرات ولتاژ حالت-مشترک ورودی در ساختار Rail-to-Rail مرسوم شبیه‌سازی شده

جدول ۴-۱: نتایج حاصل از شبیه‌سازی ساختار Rail-to-Rail مرسوم


میانگین	بیشینه	کمینه	ولتاژ حالت-مشترک ورودی			واحد	
			۱/۸ ولت	۰/۹ ولت	۰ ولت		
۶۶/۳	۶۹/۶	۶۲/۲	۶۲/۵	۶۹/۶	۶۲/۲	دسیبل	بهره
۴۸۵/۸	۶۲۶/۹	۳۳۰/۹	۳۴۵/۶	۶۲۶/۲	۳۳۴/۳	کیلوهرتز	پهنای باند بهره واحد
۸۹/۵	۸۹/۷	۸۹/۴	۸۹/۷	۸۹/۴	۸۹/۶	درجه	حاشیه فاز
۱۴/۹	۱۵/۸	۱۲/۲	۱۵/۸	۱۵/۷	۱۲/۲	میکرووات	توان مصرفی
۱۰۰						درصد	تغییرات ترانساینایی

### ۲-۲-۴ شبیه‌سازی ساختار تغییر سطح ولتاژ ورودی


در این بخش تغییر سطح دهنده DC با ورودی PMOS و تغییر سطح دهنده DC با ورودی NMOS مورد بررسی قرار داده شده است. این دو ساختار باید به نحوی طراحی شوند که جریان تغییر سطح دهنده DC کم باشد تا ساختار توان کمی مصرف کند. برای این منظور ابعاد ترانزیستورهای آینه جریان تا حد امکان کوچک و میزان تغییر سطح با ترانزیستور ورودی تغییر سطح دهنده DC تعیین شود.

#### ۱-۲-۲-۴ منبع وابسته PMOS

طرح مداری استفاده شده در این شبیه‌سازی در شکل ۴-۴ نشان داده شده است. تغییرات ترانسانیی طبقه ورودی برابر با ۸ درصد به دست آمده است. تغییرات ترانسانیی به ازای تغییرات ولتاژ حالت-مشترک ورودی در شکل ۴-۵ نمایش داده شده است.




شکل ۴-۴: طرح مداری استفاده شده جهت شبیه‌سازی ساختار تغییر سطح دهنده DC با ورودی PMOS




شکل ۴-۵: تغییرات ترانسانیی به ازای ولتاژ حالت-مشترک ورودی در ساختار تغییر سطح دهنده DC با ورودی PMOS


نمودارهای بهره، پهنای باند بهره واحد و توان مصرفی به ازای تغییرات ولتاژ-مشارک ورودی مانند شکل ۴-۶ نشان داده شده است. در جدول ۴-۲ کمیت‌های به دست آمده از ساختار فوق نشان داده شده است.



(ب)



(الف)



(ج)


شکل ۴-۶: تغییرات نمودارهای (الف) بهره، (ب) پهنای باند بهره واحد، (ج) توان مصرفی به ازای تغییرات ولتاژ حالت-مشارک ورودی در ساختار تغییر سطح دهنده DC با ورودی PMOS

جدول ۴-۲: نتایج حاصل از شبیه‌سازی در ساختار تغییر سطح دهنده DC با ورودی PMOS


میانگین	بیشینه	کمینه	ولتاژ حالت-مشارک ورودی			واحد	
			۱/۸ ولت	۹/۹ ولت	۰ ولت		
۶۲/۳	۶۳/۸	۶۱/۸	۶۲/۲	۶۲	۶۲/۲	دسیبل	بهره
۳۱۸/۱	۳۳۷/۱	۲۸۵/۹	۳۳۷/۱	۳۱۹/۶	۲۹۴/۸	کیلوهرتز	پهنای باند بهره واحد
۹۰/۲	۹۰/۶	۹۰/۲	۹۰/۲	۹۰/۱	۹۰/۶	درجه	حاشیه فاز
۲۰/۸	۲۵/۸	۱۵/۶	۱۵/۷	۲۳/۱	۲۳/۶	میکرووات	توان مصرفی
۸						درصد	تغییرات تراسنایی

## ۲-۲-۲-۴ منبع وابسته NMOS

طرح مداری استفاده شده در این شبیه‌سازی در شکل ۷-۴ نشان داده شده است. تغییرات ترانسانایی طبقه ورودی این ساختار برابر با ۱۱ درصد به دست آمده است. تغییرات ترانسانایی به ازای تغییرات ولتاژ حالت مشترک ورودی در شکل ۸-۴ نمایش داده شده است. نمودارهای بهره، پهنای باند بهره واحد و توان مصرفی به ازای تغییرات ولتاژ حالت مشترک ورودی مانند شکل ۹-۴ نشان داده شده است. در جدول ۳-۴ کمیت‌های به دست آمده از ساختار فوق نشان داده شده است.




شکل ۷-۴: طرح مداری استفاده شده جهت شبیه‌سازی ساختار تغییر سطح دهنده DC با ورودی NMOS




شکل ۸-۴: تغییرات ترانسانایی به ازای ولتاژ حالت مشترک ورودی در ساختار تغییر سطح دهنده DC با ورودی NMOS

در این دو ساختار مقدار تغییرات ترانسانایی طبقه ورودی به مقدار قابل ملاحظه‌ای نسبت به ساختار Rail-to-Rail مرسوم کاهش یافته است. کاهش تغییرات ترانسانایی در کاهش


تغییرات بهره و پهنای باند بهره واحد نیز قابل مشاهده است. این دو ساختار به علت استفاده از تغییر سطح دهنده DC جهت کاهش تغییرات ترانسانایی طبقه ورودی توان بیشتری مصرف می‌کنند.



(ب)



(الف)



(ج)


شکل ۴-۹: تغییرات نمودارهای (الف) بهره، (ب) پهنای باند بهره واحد، (ج) توان مصرفی به ازای تغییرات ولتاژ حالت-مشارکت ورودی در ساختار تغییر سطح دهنده DC با ورودی NMOS

جدول ۴-۳: نتایج حاصل از شبیه‌سازی در ساختار تغییر سطح دهنده DC با ورودی NMOS


میانگین	بیشینه	کمینه	ولتاژ حالت-مشارکت ورودی			واحد	
			۱/۸ ولت	۹/۱۰ ولت	۰ ولت		
۶۲/۴	۶۳/۷	۶۱/۸	۶۱/۹	۶۲/۶	۶۲/۲	دسیبل	بهره
۳۱۶/۷	۳۳۴/۳	۲۹۹/۹	۳۱۹/۸	۳۰۹/۵	۳۳۴/۳	کیلوهرتز	پهنای باند بهره واحد
۹۰/۳	۹۰/۴	۹۰/۲	۹۰/۴	۹۰/۳	۹۰/۳	درجه	حاشیه فاز
۱۹	۲۶/۷	۱۲/۲	۲۶/۷	۲۰/۱	۱۲/۲	میکرووات	توان مصرفی
۱۱						درصد	تغییرات ترانسانایی

### ۳-۲-۴ شبیه‌سازی ساختار تغییر سطح ولتاژ ورودی اصلاح‌شده

طرح مداری استفاده شده در این شبیه‌سازی در شکل ۴-۱۰ نشان داده شده است. در این ساختار، ابعاد اتصال-دیودی باید با توجه به تغییرات ترانسانایی طبقه ورودی تعیین می‌شود تا مقدار تغییرات ترانسانایی در بهترین وضعیت خود باشد. تغییرات ترانسانایی در شکل ۴-۱۱ نشان داده شده است. نمودارهای بهره، پهنای باند بهره واحد و توان مصرفی به ازای تغییرات ولتاژ حالت-مشترک ورودی مانند شکل ۴-۱۲ نشان داده شده است. در جدول ۴-۴ کمیت‌های به‌دست آمده از ساختار فوق نشان داده شده است.




شکل ۴-۱۰: طرح مداری استفاده شده جهت شبیه‌سازی ساختار تغییر سطح ولتاژ ورودی اصلاح‌شده




شکل ۴-۱۱: تغییرات ترانسانایی به ازای ولتاژ حالت-مشترک ورودی در ساختار تغییر سطح ولتاژ ورودی اصلاح‌شده

در مورد این ساختار باید به دو نکته توجه کرد: (۱) تغییرات ترانسانایی طبقه ورودی نسبت به سایر ساختارها بیشتر است و علت آن مربوط به نحوه عملکرد اتصال-دیودی است.


(۲) توان مصرفی این ساختار که از توان مصرفی ساختار Rail-to-Rail مرسوم کم‌تر است. در این ساختار به ازای ولتاژهای حالت- مشترک مختلف تنها یک جفت روشن است. هم‌چنین در این ساختار از مدارات جانبی در جهت کاهش تغییرات ترانسانیایی استفاده نشده است.



(ب)



(الف)



(ج)


شکل ۴-۱۲: تغییرات نمودارهای (الف) بهره، (ب) پهنای باند بهره واحد، (ج) توان مصرفی به ازای تغییرات ولتاژ حالت- مشترک ورودی در ساختار تغییر سطح ولتاژ ورودی اصلاح‌شده

جدول ۴-۴: نتایج حاصل از شبیه‌سازی در تغییر سطح ولتاژ ورودی اصلاح‌شده

میانگین	بیشینه	کمینه	ولتاژ حالت- مشترک ورودی			واحد	
			۱/۸ ولت	۹۰/۹ ولت	۰ ولت		
۶۲/۵	۶۴/۴	۶۰/۹	۶۲/۲	۶۲/۶	۶۲/۲	دسیبل	بهره
۳۱۸/۶	۳۴۳/۲	۲۵۷	۳۳۴/۳	۳۱۱/۴	۳۳۴/۳	کیلوهرتز	پهنای باند بهره واحد
۹۰/۲	۹۰/۳	۹۰/۱	۹۰/۲	۹۰/۳	۹۰/۳	درجه	حاشیه فاز
۱۲/۹	۱۵/۵	۱۲/۲	۱۵/۵	۱۲/۲	۱۲/۲	میکرووات	توان مصرفی
۳۳						درصد	تغییرات ترانسانیایی


## ۴-۲-۴ شبیه‌سازی ساختار تغییر جریان دنباله

طرح مداری استفاده شده در این شبیه‌سازی در شکل ۱۳-۴ نشان داده شده است. نکته قابل ملاحظه در طراحی این ساختار برای دستیابی به تغییرات ترانسانایی مطلوب، یکسان بودن ابعاد تمامی زوج‌های ورودی NMOS و تمامی زوج‌های ورودی PMOS است.




شکل ۱۳-۴: طرح مداری استفاده شده جهت شبیه‌سازی ساختار تغییر جریان دنباله

تغییرات ترانسانایی به دست آمده در این ساختار برابر با ۶ درصد می‌باشد که در شکل ۱۴-۴ نشان داده شده است. همان‌طور که در شکل ۱۴-۴ نشان داده شده، ترانسانایی این ساختار در سطح  $2g_m$  قرار دارد.




شکل ۱۴-۴: تغییرات ترانسانایی طبقه ورودی به ازای ولتاژ حالت-مشترک ورودی در ساختار تغییر جریان دنباله


تغییرات ترانسانایی طبقه ورودی در این ساختار مقدار مناسبی به دست آمده است. توان مصرفی این ساختار از توان مصرفی ساختار Rail-to-Rail مرسوم بیشتر است. علت استفاده از دو زوج  $M_6-M_5$  جهت کنترل زوج‌های کمکی  $M_4-M_3$  است. در این ساختار به ازای ولتاژهای حالت-مشترک مختلف دو زوج روشن است. همچنین طراحی این ساختار نسبت سایر ساختارها راحت‌تر است. نمودار تغییرات بهره، حاشیه فاز، پهنای باند بهره واحد و توان مصرفی در شکل ۱۵-۴ نشان داده شده است.



(ب)



(الف)



(ج)

شکل ۴-۱۵: تغییرات نمودارهای (الف) بهره، (ب) پهنای باند بهره واحد، (ج) توان مصرفی به ازای تغییرات ولتاژ حالت-مشترک ورودی در ساختار تغییر جریان دنباله


جدول ۴-۵: نتایج حاصل از شبیه‌سازی ساختار تغییر جریان دنباله

میانگین	بیشینه	کمینه	ولتاژ حالت-مشترک ورودی			واحد	
			۱/۸ ولت	۹/۰ ولت	۰ ولت		
۶۴	۶۵/۱	۶۲/۹	۶۲/۹	۶۴/۴	۶۲/۹	دسیبل	بهره
۳۵۶/۲	۳۵۶/۶	۳۴۸	۳۶۲/۸	۳۴۸	۳۵۹	کیلوهرتز	پهنای باند بهره واحد
۹۰/۳	۹۰/۴	۹۰/۲	۹۰/۲	۹۰/۳	۹۰/۴	درجه	حاشیه فاز
۱۶/۸	۱۷/۷	۱۴/۱	۱۷/۷	۱۷/۵	۱۴/۱	میکرووات	توان مصرفی
۶						درصد	تغییرات ترانسانایی


## ۵-۲-۴ شبیه‌سازی ساختار پیشنهاد شده

طرح مداری استفاده شده در این شبیه‌سازی در شکل ۴-۱۶ نشان داده شده است. تغییرات ترانسانایی به دست آمده در این ساختار برابر با ۱۳ درصد است که در شکل ۴-۱۷ نشان داده

شده است. در ساختار پیشنهادی ترانسانایی در سطح  $2g_m$  قرار دارد. در این ساختار ابعاد ترانزیستور اتصال-دیودی با توجه به نمودار تغییرات ترانسانایی تعیین می‌شود.




شکل ۴-۱۶: طرح مداری استفاده شده جهت شبیه‌سازی ساختار پیشنهاد شده




شکل ۴-۱۷: تغییرات ترانسانایی ساختار پیشنهاد شده به ازای ولتاژ حالت-مشترک ورودی


نمودارهای بهره، حاشیه فاز، پهنای باند بهره واحد و توان مصرفی مانند شکل ۴-۱۸ شده است. در جدول ۴-۶ کمیت‌های به دست آمده از ساختار فوق آورده شده است. توان مصرفی ساختار پیشنهاد شده در مقایسه با ساختار Rail-to-Rail مرسوم کاهش یافته است. در این طرح به ازای ولتاژهای حالت-مشترک مختلف دو زوج ورودی روشن است ولی توان مصرفی این ساختار با ساختار تغییر سطح ولتاژ ورودی اصلاح شده برابر است. در این ساختار تغییرات ترانسانایی نسبت به ساختار تغییر سطح ولتاژ ورودی اصلاح شده کاهش یافته است.



(ب)



(الف)



(ج)

شکل ۴-۱۸: تغییرات نمودارهای (الف) بهره، (ب) پهنای باند بهره واحد، (ج) توان مصرفی به ازای تغییرات ولتاژ حالت-مشترک ورودی در ساختار پیشنهادشده

جدول ۴-۶: نتایج حاصل از شبیه‌سازی ساختار پیشنهادشده

میانگین	بیشینه	کمینه	ولتاژ حالت-مشترک ورودی			واحد	
			۱/۸ ولت	۰/۹ ولت	۰ ولت		
۶۴/۱	۶۵/۶	۶۲/۸	۶۳/۱	۶۳/۳	۶۳/۶	دسیبل	بهره
۳۵۶/۲	۳۷۷/۱	۳۳۸	۳۶۹/۳	۳۴۴	۳۵۹/۱	کیلوهرتز	پهنای باند بهره واحد
۹۰/۴	۹۰/۶	۹۰/۳	۹۰/۳	۹۰/۴	۹۰/۶	درجه	حاشیه فاز
۱۳/۹	۱۵/۶	۱۲/۲	۱۵/۶	۱۳/۹	۱۲/۲	میکرووات	توان مصرفی
۱۳						درصد	تغییرات ترانسانایی

## ۶-۲-۴ جمع‌بندی

با استفاده از یک عدد شایستگی شبیه‌سازی‌های انجام شده با یکدیگر مقایسه می‌شود. بار خازنی ساختارها یکسان است، لذا می‌توان در این مقایسه در نظر گرفته نشود. حاشیه فاز تمامی ساختارها مقداری مطلوب دارد، لذا می‌توان این کمیت را نیز در نظر نگرفت. با توجه

به توان مصرفی، پهنای باند بهره واحد، توان متوسط می‌توان از معیار شایستگی معرفی شده در ۴-۱ استفاده کرد [۲۸].

$$FOM1 = \frac{UGB(MHz) \times Gain(dB)}{POWER(\mu W)} \quad (1-4)$$

با توجه به معیار شایستگی تعریف شده در ۴-۱ می‌توان جدول مقایسه‌ای برای ساختارهای فوق مانند جدول ۴-۷ بیان کرد. همان‌طور از جدول مقایسه پیداست ساختار پیشنهاد شده دارای بیش‌ترین مقدار معیار شایستگی حاصل شده است.

جدول ۴-۷: جدول مقایسه


معیار شایستگی در میانگین	معیار شایستگی در ولتاژ حالت- مشترک ورودی مختلف			
	۱/۸ ولت	۰/۹ ولت	۰ ولت	
۰/۹۵۲	۱/۳۳۵	۰/۸۵۷	۰/۷۷۶	منبع وابسته PMOS
۱/۰۴۰	۰/۷۴۱	۰/۹۵۷	۱/۷۰۴	منبع وابسته NMOS
۱/۵۴۳	۱/۳۴۱	۱/۵۹۷	۱/۷۰۴	تغییر سطح ولتاژ ورودی اصلاح شده
۱/۳۵۶	۱/۲۸۹	۱/۲۸۰	۱/۶۰۱	تغییر جریان دنباله
۱/۶۴۲	۱/۴۹۳	۱/۵۶۶	۱/۸۷۲	ساختار پیشنهاد شده

## ۳-۴ دستیابی به Rail-to-Rail خروجی با یک سورس-مشترک به عنوان طبقه دوم


در این بخش به بیان نتایج شبیه‌سازی ساختار دوطبقه که در فصل سوم معرفی شده است پرداخته می‌شود. در این ساختار از یک مدار مرجع جریان نیز استفاده شده است [۲۹]. طرح مداری استفاده شده در شکل ۴-۱۹ نشان داده شده است. در ادامه با انجام آزمایش‌هایی مشخصات تقویت کننده پیشنهاد شده به دست آورده می‌شود.

### ۱-۳-۴ پاسخ فرکانسی


در این آزمایش از طرح مداری نشان داده شده در شکل ۴-۲۰ استفاده شده است. دلیل استفاده از این ساختار تست تقویت کننده در ساختار حلقه با است. مقاومت و خازن نقش یک فیلتر پایین گذر را دارند که منجر به عبور ولتاژ DC و عدم عبور سیگنال AC می‌شود. به ازای ولتاژ حالت-مشترک ۰/۹ ولت نمودار بهره و حاشیه فاز مانند شکل ۴-۲۱ است. به ازای ولتاژ حالت-مشترک ۰/۹ ولت، بهره این مدار ۱۰۳/۹ دسیبل، پهنای باند بهره واحد ۳/۱۶ مگاهرتز و حاشیه فاز برابر با ۷۳/۹ درجه است. هم‌چنین تغییرات بهره، پهنای باند بهره واحد و حاشیه فاز به ازای تغییرات ولتاژ حالت-مشترک در شکل ۴-۲۲ نشان داده شده است.




شکل ۴-۱۹: طرح مداری دوطبقه پیشنهاد شده



شکل ۴-۲۰: طرح مداری استفاده در آزمایش پاسخ فرکانسی




(الف)




(ب)


شکل ۴-۲۱: نمودارهای (الف) بهره، (ب) حاشیه فاز به ازای ولتاژ حالت-مستقر ۹٪ ولت در ساختار دوطبقه پیشنهادی



(ب)



(الف)




(ج)


شکل ۴-۲۲: تغییرات (الف) بهره، (ب) حاشیه فاز، (ج) پهنای باند بهره واحد در ازای تغییرات ولتاژ حالت-مشترک در ساختار دوطبقه پیشنهادی

### ۲-۳-۴ محدوده حالت-مشترک ورودی

در این آزمایش محدوده حالت-مشترک ورودی اندازه گرفته می‌شود. برای این آزمایش از طرح مداری نشان داده شده در شکل ۴-۲۳ استفاده شده است. همان‌طور که در شکل ۴-۲۴ نشان داده شده، تقویت‌کننده طراحی شده Rail-to-Rail است.



شکل ۴-۲۳: طرح مداری استفاده شده در آزمایش محدوده حالت-مشترک ورودی




شکل ۴-۲۴: نمودار حاصل شده از آزمایش ولتاژ حالت-مشترک ورودی

### ۳-۳-۴ دامنه نوسان خروجی

در طبقه دوم تقویت کننده پیشنهادی، از یک ساختار سورس-مشترک استفاده شده است. با توجه به این موضوع تقویت کننده پیشنهادی دارای دامنه نوسان خروجی Rail-to-Rail با محدودیت ولتاژ درین-سورس ترانزیستورهای طبقه خروجی است.

### ۴-۳-۴ THD


برای آزمایش THD<sup>۱</sup> از طرح مداری نشان داده شده در شکل ۴-۲۵ استفاده شده است. به ورودی یک سینوسی Rail-to-Rail داده شده و THD خروجی با استفاده از Spectre نرم‌افزار کیدنس اندازه‌گیری شده است.



شکل ۴-۲۵: طرح مداری استفاده شده در آزمایش THD

<sup>۱</sup>Total Harmonic Distortion


شکل موج ورودی و خروجی در شکل ۴-۲۶ نشان داده شده است. بر این اساس THD به‌دست آمده برابر با ۱۹٪ درصد است.



شکل ۴-۲۶: شکل موج ورودی و خروجی حاصل از شبیه‌سازی تقویت‌کننده THD

### ۵-۳-۴ نرخ چرخش و زمان نشست

در این شبیه‌سازی که از طرح مداری نشان داده شده در شکل ۴-۲۷ استفاده شده است. به ورودی مثبت تقویت‌کننده یک پالس تمام‌مقیاس داده شده و نحوه دنبال کردن ورودی توسط پایه منفی، معیار محاسبه نرخ چرخش و زمان نشست تقویت‌کننده است.




شکل ۴-۲۷: طرح مداری استفاده شده در آزمایش نرخ چرخش و زمان نشست

نتیجه به‌دست آمده برای نرخ چرخش مثبت و منفی در شکل ۴-۲۸ نشان داده شده است. میانگین نرخ چرخش برای این تقویت‌کننده برابر با  $33 \text{ V}/\mu\text{s}$  است. همچنین میزان زمان نشست تقویت‌کننده نیز برابر با ۲۱ میکروثانیه به ازای  $1/8$  ولت است.


### ۶-۳-۴ توان مصرفی

برای آزمایش توان مصرفی با استفاده از طرح مداری شکل ۴-۲۹ و انجام یک جاروب DC توان مصرفی منبع تغذیه به‌دست می‌آید. نمودار توان مصرفی تقویت‌کننده به ازای ولتاژهای




شکل ۴-۲۸: نمودار نرخ چرخش به دست آمده

حالت-مشترک مختلف در شکل ۴-۳۰ نشان داده شده است. بیش‌ترین توان مصرفی در این شبیه‌سازی ۲۰ میکرووات است که به عنوان توان مصرفی این تقویت‌کننده گزارش شده است.




شکل ۴-۲۹: طرح مداری استفاده شده در آزمایش توان مصرفی



شکل ۴-۳۰: نمودار توان مصرفی به ازای ولتاژهای حالت-مشترک مختلف

## CMRR ۷-۳-۴


برای انجام آزمایش CMRR<sup>۱</sup> از طرح مداری شکل ۳۱-۴ استفاده می‌شود. در این طرح مداری با تقسیم بهره پاسخ فرکانسی بر بهره ورودی حالت-مشترک، مقدار CMRR به دست می‌آید. مقدار CMRR برابر با ۱۱۱/۹ دسیبل است. ولتاژ حالت-مشترک ورودی در این آزمایش برابر با ۹٪ ولت است.



شکل ۳۱-۴: طرح مداری استفاده شده در آزمایش CMRR

## PSRR ۸-۳-۴

برای انجام آزمایش PSRR<sup>۲</sup> از طرح مداری شکل ۳۲-۴ استفاده می‌شود.



شکل ۳۲-۴: طرح مداری استفاده شده در آزمایش PSRR


<sup>۱</sup>Common Mode Rejection Ratio

<sup>۲</sup>Power Supply Rejection Ratio


در این آزمایش PSRR از تقسیم بهره پاسخ فرکانسی بر بهره دیده شده از پایه مثبت تغذیه و یا از تقسیم بهره پاسخ فرکانسی بر بهره دیده شده از پایه منفی تغذیه به دست می‌آید. مقدار PSRR+ برابر با ۱۴۳/۵ و PSRR- برابر با ۱۳۲/۹ است.

### ۹-۳-۴ آفست

برای محاسبه آفست از طرح مداری نشان داده شده در شکل ۳۳-۴ استفاده می‌شود. به ولتاژ حالت-مشترک یک مقدار DC اختصاص داده شده و سپس با استفاده از یک شبیه‌سازی مونت کارلو مقدار آفست تقویت کننده به دست آورده می‌شود. همان طور که در نمودار هیستوگرام شکل ۳۴-۴ مشاهده می‌شود، مقدار آفست در ورودی تقویت کننده برابر با ۶/۱ میلی‌ولت است. شبیه‌سازی مونت کارلو برای ۱۰۰۰ نمونه انجام شده است.



شکل ۳۳-۴: طرح مداری استفاده شده در شبیه‌سازی آفست




شکل ۳۴-۴: نمودار هیستوگرام به دست آمده از شبیه‌سازی مونت کارلو

### ۱۰-۳-۴ نویز ارجاع داده شده به ورودی

برای آزمایش نویز ارجاع داده شده به ورودی نیز از طرح مداری شکل ۲۰-۴ استفاده شده است. نمودار نویز ارجاع داده شده به ورودی در شکل ۳۵-۴ نشان داده شده است. نویز ارجاع


داده شده به ورودی در فرکانس‌های ۱ تا ۱۰۰ کیلوهرتز برابر با  $1/29 \text{ nV}^2/\text{Hz}$  است.




شکل ۴-۳۵: نمودار نویز در فرکانس‌های مختلف

### ۱۱-۳-۴ گوشه‌های پروسه و تغییرات دمایی

برای بررسی رفتار تقویت‌کننده در گوشه‌های مختلف با دماهای متفاوت از طرح مداری شکل ۴-۲۰ برای بهره و حاشیه فاز استفاده شده است. در این آزمایش مدار یاد شده برای گوشه‌های FF و FS، SF، SS، TT در دماهای ۰، ۲۵ و ۸۵ درجه سانتی‌گراد بررسی می‌شود. در شکل ۴-۳۶ نحوه رفتار تقویت‌کننده در گوشه‌های مختلف با دماهای متفاوت دیده می‌شود. تقویت‌کننده طراحی شده در تمامی گوشه‌ها پایدار و حداقل ۷۰ دسیبل بهره دارد. لازم به ذکر است که بیش‌ترین بهره و حاشیه فاز در گوشه SS با دمای ۲۵ درجه سانتی‌گراد، کم‌ترین بهره و حاشیه فاز در گوشه FF با دمای ۲۵ درجه سانتی‌گراد رخ می‌دهد.



(ب)



(الف)

شکل ۴-۳۶: رفتار (الف) بهره، (ب) حاشیه فاز تقویت‌کننده در گوشه‌های مختلف با دماهای متفاوت

## ۱۲-۳-۴ جمع‌بندی

در جدول ۸-۴ مشخصات به‌دست آمده از تقویت‌کننده پیشنهادی آورده شده است.

جدول ۸-۴: مشخصات به‌دست آمده از شبیه‌سازی تقویت‌کننده دوطبقه پیشنهادی

عنوان	واحد	مقدار	عنوان	واحد	مقدار
منبع تغذیه	ولت	۱/۸	بهره	دسیبل	۱۰۳/۹
حاشیه فاز	درجه	۷۳/۹	پهنای باند بهره واحد	مگاهرتز	۳/۱۶
میانگین نرخ چرخش	V/μs	۰/۳۳	زمان نشست	میکروثانیه	۱۲
آفست	میلی‌ولت	۶/۱	CMRR	دسیبل	۱۱۹/۹
نویز ارجاع شده به ورودی	nV <sup>۲</sup> /Hz	۱/۲۹	PSRR(-/+)	دسیبل	۱۳۲/۹-۱۴۲/۵
توان مصرفی	میکرووات	۲۰	THD	درصد	۰/۱۹

در این قسمت با استفاده از FOM<sub>L</sub>، FOM<sub>2</sub>، FOM<sub>1</sub> و FOM<sub>L</sub>، که در رابطه ۲-۴ و ۳-۴ معرفی شده است [۳۰]، به مقایسه تقویت‌کننده پیشنهادی با سایر کارهای انجام شده در این زمینه پرداخته می‌شود.

$$FOM_2 = \frac{UGB(MHz) \times C_L(pF)}{POWER(\mu W)} \quad (۲-۴)$$


$$FOM_L = \frac{SR(V/\mu s) \times C_L(pF)}{POWER(\mu W)} \quad (۳-۴)$$

جدول ۹-۴: مقایسه با سایر کارهای انجام شده

پیشنهاد شده	[۳۴]	[۳۰]	[۳۳]	[۳۲]	[۲۵]	[۳۱]	[۳]	واحد	
۲۰۲۱	۲۰۱۳	۲۰۰۵	۲۰۰۸	۲۰۱۲	۲۰۰۹	۲۰۱۵	۲۰۰۵	-	سال
۱۸۰	۱۳۰	۱۸۰	۱۸۰	۱۸۰	۱۸۰	۱۸۰	۳۵۰	نانومتر	فناوری
۱/۸	۱	۱/۸	۰/۶۵	۰/۵	۱/۸	۰/۵	۳	ولت	منبع تغذیه
۱۰۳/۹	۹۵/۱	۱۰۰	۶۵	۶۰	۹۹/۶	۷۷	۱۶۵	دسیبل	بهره
۷۳/۹	۷۲	۴۷	۵۱	۵۲	۶۷/۷	۵۶	۶۵/۵	درجه	حاشیه فاز
۳/۱۶	۳/۷	۱۰۰	۰/۲	۰/۱۰۲	۱۷/۳	۰/۰۰۴	۴۷/۸	مگاهرتز	پهنای باند بهره واحد
۱۰	۹۵	۱۵	۲۰	۲۰	۵	۴۰	۱۵	پیکوفاراد	بار خازنی
۰/۳۳	۱/۶۶	۳۴/۲۵	۰/۰۱۹	۰/۳۳	۱۰/۷۱	۰/۰۰۲	۴۲	V/μs	نرخ چرخش
۲۰	۱۸۷	۳۵۵۰	۲/۱	۱/۵	۸۹/۰۲	۰/۰۷	۹۸۰۰	میکرووات	توان مصرفی
۱۳	۴/۸	۴	۱۴/۵	۶/۹	۵/۴	N/A	۵/۸	درصد	تغییرات ترانسانایی
۱۶/۴۱	۱۷/۵	۲/۸	۶/۱	۴/۰۸	۱۹/۳	۴/۴	۰/۸	$\frac{MHz \times dB}{\mu W}$	عدد شایستگی ۱
۱/۵۸	۱/۸۷	۰/۴۲	۱/۹۰	۱/۱۳	۰/۹۷	۲/۲۸	۰/۰۷	$\frac{MHz \times pF}{\mu W}$	عدد شایستگی ۲
۰/۱۶۵	۰/۸۴	۰/۱۴	۰/۱۸	۳	۰/۶۰	۱/۱۴	۰/۰۶	$\frac{MHz \times pF}{\mu W}$	عدد شایستگی ۳

## ۴-۴ ساختار تمام‌تفاضلی

ساختار تمام‌تفاضلی پیشنهادشده در شکل ۴-۳۷ نشان داده شده است.




شکل ۴-۳۷: طرح مداری تمام‌تفاضلی پیشنهادشده

از مدار بازخورد حالت- مشترک معرفی شده در فصل سوم بخش ساختار تمام‌تفاضلی، در این مدار استفاده شده است. در ادامه همانند قسمت تک‌سر با انجام آزمایش‌هایی مشخصات تقویت‌کننده تمام‌تفاضلی پیشنهاد شده به دست آورده می‌شود. ذکر این نکته قبل از شروع به انجام آزمایش‌ها مهم است که در تقویت‌کننده‌های تمام‌تفاضلی به علت حذف بهره مشترک،  $CMRR$ ،  $PSRR$  و  $THD$  مقدار مطلوبی دارند لذا در این بخش از انجام این آزمایش‌ها خودداری شده است.


#### ۱-۴-۴ پاسخ فرکانسی

برای یافتن پاسخ فرکانسی از طرح مداری نشان داده شده در شکل ۴-۳۸ استفاده شده است. پاسخ فرکانسی به ازای ولتاژ حالت- مشترک  $0/9$  ولت در شکل ۴-۳۹ نشان داده شده است. همان‌طور که در نمودار مشخص است به ازای ولتاژ- حالت مشترک  $0/9$  ولت بهره DC این مدار  $103/7$  دسیبل، پهنای باند بهره واحد  $3/10$  مگاهرتز و حاشیه فاز برابر با  $75/5$  درجه است. همچنین تغییرات بهره، حاشیه فاز و پهنای باند بهره واحد به ازای ولتاژهای حالت- مشترک مختلف در شکل ۴-۴۰ نشان داده شده است.




شکل ۴-۳۸: طرح مداری پیشنهاد شده برای آزمایش پاسخ فرکانسی

با توجه به عدم تغییر ساختار ورودی تقویت‌کننده تمام‌تفاضلی نسبت به حالت تک‌سر، محدوده حالت- مشترک ورودی مشابه قسمت تک‌سر است. همچنین دامنه نوسان خروجی نیز مشابه حالت تک‌سر Rail-to-Rail و محدود به ولتاژ درین- سورس ترانزیستورهای طبقه خروجی بوده با این تفاوت که عملکرد تقویت‌کننده به صورت تمام‌تفاضلی است.




(ب)




(الف)


شکل ۴-۳۹: نمودارهای (الف) بهره، (ب) حاشیه فاز به ازای ولتاژ حالت-مشترک ۰/۹ ولت



(ب)



(الف)




(ج)


شکل ۴-۴۰: تغییرات (الف) بهره، (ب) حاشیه فاز، (ج) پهنای باند بهره واحد به ازای تغییرات ولتاژ حالت-مشترک ورودی

## ۲-۴-۴ نرخ چرخش و زمان نشست

در این شبیه‌سازی از طرح مداری نشان داده شده در شکل ۴۱-۴ استفاده شده است. نمودار نرخ چرخش در شکل ۴۲-۴ نشان داده شده است. میانگین نرخ چرخش برای این تقویت‌کننده برابر با  $27 \text{ V}/\mu\text{s}$  است. همچنین میزان زمان نشست تقویت‌کننده نیز برابر با  $12/5$  میکروثانیه است.




شکل ۴۱-۴: طرح مداری استفاده شده در آزمایش نرخ چرخش و زمان نشست




شکل ۴۲-۴: نمودار نرخ چرخش به دست آمده

### ۳-۴-۴ توان مصرفی

برای آزمایش توان مصرفی از طرح مداری شکل ۴۳-۴ استفاده کرده و با انجام یک جاروب DC توان مصرفی منبع تغذیه به دست می‌آید. نمودار توان مصرفی تقویت کننده به ازای ولتاژهای حالت-مشترک مختلف در شکل ۴۴-۴ نشان داده شده است. توان مصرفی در این شبیه‌سازی ۴۰/۱ میکرووات است.




شکل ۴۳-۴: طرح مداری استفاده شده در آزمایش توان مصرفی



شکل ۴۴-۴: نمودار توان مصرفی به ازای ولتاژهای حالت-مشترک مختلف

### ۴-۴-۴ نویز ارجاع داده شده به ورودی


برای آزمایش نویز ارجاع داده شده به ورودی نیز از طرح مداری شکل ۴۳-۴ استفاده می‌شود. نمودار نویز ارجاع داده شده به ورودی در شکل ۴۵-۴ نشان داده شده است. نویز ارجاع داده شده به ورودی در فرکانس‌های ۱ تا ۱۰۰ کیلوهرتز برابر با  $18/2 \text{ nV}^2/\text{Hz}$  است.



شکل ۴-۴۵: نمودار نویز در فرکانس‌های مختلف

#### ۵-۴-۴ گوشه‌های پروسه و تغییرات دمایی


همانند قسمت تک‌سر برای بررسی رفتار تقویت‌کننده در گوشه‌های مختلف با دماهای متفاوت از طرح مداری شکل ۴-۳۸ برای بهره و حاشیه فاز استفاده شده است. این آزمایش برای گوشه‌های TT، SS، SF، FS و درماهای °، ۲۵ و ۸۵ درجه سانتی‌گراد بررسی می‌شود. در شکل ۴-۴۶ پاسخ فرکانسی تقویت‌کننده در گوشه‌های مختلف با دماهای متفاوت نشان داده شده است. تقویت‌کننده حداقل دارای ۷۰ دسیبل بهره و پایدار است.



شکل ۴-۴۶: رفتار (الف) بهره، (ب) حاشیه فاز تقویت‌کننده در گوشه‌های مختلف با دماهای متفاوت

## ۶-۴-۴ جانمایی

برای تقویت‌کننده تمام‌تفاضلی پیشنهادشده یک جانمایی نیز رسم شده که در شکل ۴-۴۷ نشان داده شده است. مساحت اشغالی جانمایی برابر با ۱۰۸٪ میکرومتر مربع است.



شکل ۴-۴۷: جانمایی طرح تمام‌تفاضلی پیشنهادشده

## ۷-۴-۴ جمع‌بندی

نتایج حاصل از شبیه‌سازی تقویت‌کننده تمام‌تفاضلی پیشنهادشده در جدول ۴-۱۰ آورده شده است. طبق جدول ۴-۱۰ نتایج شبیه‌سازی نزدیک به نتایج شبیه‌سازی پس از جانمایی

است که نشان‌دهنده جانمایی مناسب است. ذکر این نکته لازم است که تست‌های انجام شده در این فصل بر اساس [۳۵]، [۳۶] انجام شده است.

جدول ۴-۱۰: نتایج شبیه‌سازی تقویت‌کننده تمام‌تفاضلی پیشنهادشده

عنوان	واحد	نتایج شبیه‌سازی	نتایج شبیه‌سازی پس از جانمایی
بهره	دسیبل	۱۰۳/۷	۱۰۳/۶
حاشیه فاز	درجه	۷۵/۵	۷۲/۳
پهنای باند بهره واحد	مگاهرتز	۳/۱۰	۳/۰۵
میانگین نرخ چرخش	$V/\mu s$	۰/۲۷	۰/۲۸
زمان نشست	میکروثانیه	۱۲/۵	۱۲/۶
نویز ارجاع شده به ورودی	$nV^2/Hz$	۱۸/۲	۱۹/۶
توان مصرفی	میکرووات	۴۰/۱	۴۰/۲



## فصل ۵

### نتیجه‌گیری و پیشنهادها

## ۱-۵ پیش‌گفتار

در این فصل ابتدا یک نتیجه‌گیری از پژوهش انجام شده بیان می‌شود و سپس پیشنهادهایی جهت ادامه کار در زمینه تقویت کننده‌های Rail-to-Rail ارائه می‌گردد.

## ۲-۵ نتیجه‌گیری

تقویت کننده، با توجه به کاربردهای مختلفی که در وسایل گوناگون دارد، جزء جدایی ناپذیر مدارهای آنالوگ است. نوعی از تقویت کننده‌ها، تقویت کننده‌های Rail-to-Rail هستند که باعث دستیابی به تمام محدوده منبع تغذیه می‌شوند. مهم‌ترین چالش این نوع از تقویت کننده‌ها تغییرات ترانسانایی طبقه ورودی است. در پژوهش حاضر تغییرات ترانسانایی طبقه ورودی تقویت کننده‌های Rail-to-Rail و اثرات آن بر روی پارامترهای مختلف تقویت کننده بررسی شده و یک ساختار طبقه ورودی جهت کاهش تغییرات ترانسانایی پیشنهاد شده است. ساختار معرفی شده براساس تغییر سطح ولتاژ ورودی باعث می‌شود نواحی افت ترانسانایی طبقه ورودی در یک ساختار Rail-to-Rail مرسوم جبران شود. در طرح معرفی شده از چهار زوج ورودی، دو زوج اصلی و دو زوج کمکی، استفاده شده است. دو زوج کمکی، با استفاده از اتصال-دیودی باعث تغییر سطح ولتاژ ورودی و جابه‌جایی نمودار ترانسانایی این دو زوج می‌شود. همچنین در این ساختار از یک تقویت کننده سورس-مشترک به عنوان طبقه دوم جهت دستیابی به Rail-to-Rail خروجی استفاده شده است.

تقویت کننده پیشنهادی در نرم‌افزار Cadence، در فناوری ۱۸۰ نانومتر TSMC و با منبع تغذیه ۱/۸ ولت شبیه‌سازی شده است. تقویت کننده با بار خازنی ۱۰ پیکوفاراد دارای بهره ۱۰۳/۹ دسیبل، پهنای باند واحد ۳/۱۶ مگاهرتز، توان مصرفی ۲۰ میکرووات و نرخ چرخش  $0.33 V/\mu s$  است.

## ۳-۵ پیشنهادها

به طور کلی یکی از مشکلاتی که تقویت کننده‌های طراحی شده با جریان دنباله کم، نرخ چرخش است. در طرح پیشنهاد شده نیز این مشکل وجود دارد. لذا یکی از پیشنهادات ارائه تقویت کننده‌های Rail-to-Rail پرسرعت با استفاده از روش‌های مداری است. ساختار پیشنهاد شده برخلاف ساختار تغییر سطح ولتاژ ورودی اصلاح شده که ساختاری نامتقارن بود، ساختاری متقارن دارد اما به دلیل استفاده از اتصال-دیودی و در نتیجه وابستگی به ولتاژ آستانه باعث افزایش آفست ورودی می‌شود. لذا یک پیشنهاد دیگر کاهش آفست ولتاژ ورودی است.

# مراجع

- [1] B. Razavi. *Design of analog CMOS integrated circuits*. Tata McGraw-Hill Education, 2002.
- [2] S. Yan, J. Hu, T. Song, and E. Sánchez-Sinencio, “Constant gm techniques for rail-to-rail cmos amplifier input stages: a comparative study,” in *2005 IEEE International Symposium on Circuits and Systems*, pp.2571–2574, IEEE, 2005.
- [3] T. Song, J. Hu, X. Li, and S. Yan, “A constant gm constant-slew-rate rail-to-rail input stage with static feedback and dynamic current steering for vlsi cell libraries,” *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol.54, no.1, pp.76–80, 2007.
- [4] D. A. Johns and K. Martin. *Analog integrated circuit design*. John Wiley & Sons, 2008.
- [5] S. Sakurai and M. Ismail, “Robust design of rail-to-rail cmos operational amplifiers for a low power supply voltage,” *IEEE Journal of Solid-State Circuits*, vol.31, no.2, pp.146–156, 1996.
- [6] R. Hogervorst, J. P. Tero, R. G. Eschauzier, and J. H. Huijsing, “A compact power-efficient 3 v cmos rail-to-rail input/output operational amplifier for vlsi cell libraries,” *IEEE journal of solid-state circuits*, vol.29, no.12, pp.1505–1513, 1994.
- [7] J. H. Huijsing, R. Hogervorst, and K.-J. De Langen, “Low-power low-voltage vlsi operational amplifier cells,” *IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications*, vol.42, no.11, pp.841–852, 1995.
- [8] R. Hogervorst, S. M. Safai, J. P. Tero, and J. H. Huijsing, “A programmable 3-v cmos rail-to-rail opamp with gain boosting for driving heavy resistive loads,” in *Proceedings of ISCAS’95-International Symposium on Circuits and Systems*, vol.2, pp.1544–1547, IEEE, 1995.

- [9] J. Botma, R. Wassenaar, and R. J. Wiergerink, "A low-voltage cmos op amp with a rail-to-rail constant gm input stage and a class ab rail-to-rail output stage," in *1993 IEEE International Symposium on Circuits and Systems (ISCAS)*, pp.1314–1317, IEEE, 1993.
- [10] J. M. Carrillo, J. F. Duque-Carrillo, J. L. Ausín, and G. Torelli, "Rail-to-rail constant gm operational amplifier for video applications," *Integration*, vol.37, no.1, pp.1–16, 2004.
- [11] C. Hwang, A. Motamed, and M. Ismail, "Universal constant gm input-stage architectures for low-voltage op amps," *IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications*, vol.42, no.11, pp.886–895, 1995.
- [12] T. Fischer and A. Karsilayan, "Rail-to-rail amplifier input stage with constant gm and commonmode elimination," *Electronics Letters*, vol.38, no.24, pp.1491–1492, 2002.
- [13] T. W. Fischer, A. I. Karsilayan, and E. Sánchez-Sinencio, "A rail-to-rail amplifier input stage with 0.35% gm fluctuation," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol.52, no.2, pp.271–282, 2005.
- [14] T. Song and S. Yan, "A robust rail-to-rail input stage with constant gm and constant slew rate using a novel level shifter," in *2007 IEEE International Symposium on Circuits and Systems*, pp.477–480, IEEE, 2007.
- [15] R. Hogervorst, J. P. Tero, and J. Huijising, "Compact cmos constant gm rail-to-rail input stage with gm control by an electronic zener diode," *IEEE Journal of Solid-State Circuits*, vol.31, no.7, pp.1035–1040, 1996.
- [16] K.-C. Woo and B.-D. Yang, "A 0.25-v rail-to-rail three-stage ota with an enhanced dc gain," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol.67, no.7, pp.1179–1183, 2019.
- [17] N. Tang, W. Hong, J.-H. Kim, Y. Yang, and D. Heo, "A sub-1-v bulk-driven opamp with an effective transconductance-stabilizing technique," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol.62, no.11, pp.1018–1022, 2015.
- [18] E. Cabrera-Bernal, S. Pennisi, A. D. Grasso, A. Torralba, and R. G. Carvajal, "0.7-v three-stage class-ab cmos operational transconductance amplifier," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol.63, no.11, pp.1807–1815, 2016.

- [19] J. S. H. K. E. M. Wang, T. L. Mayhugh and E. S. SanchezSinencio, "Constant rail-to-rail cmos op-amp input stage with overlapped transition region," *IEEE J. Solid-State Circuits*, vol.34, 1999.
- [20] B. Lee and T. Higman, "Extremely simple constant gm technique for low voltage rail-to-rail amplifier input stage," in *2011 18th IEEE International Conference on Electronics, Circuits, and Systems*, pp.314–317, IEEE, 2011.
- [21] B. Lee and T. Higman, "1.2 v constant gm rail-to-rail cmos op-amp input stage with new overlapped transition regions technique for ecg amplifier," in *2013 35th Annual International Conference of the IEEE Engineering in Medicine and Biology Society (EMBC)*, pp.3451–3454, IEEE, 2013.
- [22] W. Redman-White, "A high bandwidth constant gm and slew-rate rail-to-rail cmos input circuit and its application to analog cells for low voltage vlsi systems," *IEEE Journal of solid-state circuits*, vol.32, no.5, pp.701–712, 1997.
- [23] Y. Zhang, Q. Meng, Z. Wang, and S. Chen, "Constant gm low-power rail-to-rail operational amplifier," in *2009 International Conference on Wireless Communications & Signal Processing*, pp.1–4, IEEE, 2009.
- [24] M. M. Ahmadi and R. Lotfi, "A new architecture for rail-to-rail input constant gm cmos operational transconductance amplifiers," in *Proceedings of the 2003 international symposium on Low power electronics and design*, pp.353–358, 2003.
- [25] A. Lopez-Martin, M. Garde, and J. Ramirez-Angulo, "Class ab differential difference amplifier for enhanced common-mode feedback," *Electronics Letters*, vol.53, no.7, pp.454–456, 2017.
- [26] O. Choksi and L. R. Carley, "Analysis of switched-capacitor common-mode feedback circuit," *IEEE Transactions on Circuits and Systems II: Analog and digital signal processing*, vol.50, no.12, pp.906–917, 2003.
- [27] S. Mallya and J. H. Nevin, "Design procedures for a fully differential folded-cascode cmos operational amplifier," *IEEE Journal of Solid-State Circuits*, vol.24, no.6, pp.1737–1740, 1989.
- [28] M. Akbari and O. Hashemipour, "Enhancing transconductance of ultra-low-power two-stage folded cascode ota," *Electronics Letters*, vol.50, no.21, pp.1514–1516, 2014.

- [29] P. R. Gray, P. Hurst, R. G. Meyer, and S. Lewis. *Analysis and design of analog integrated circuits*. Wiley, 2001.
- [30] H.-Y. Huang, B.-R. Wang, and J.-C. Liu, "High-gain and high-bandwidth rail-to-rail operational amplifier with slew rate boost circuit," in *2006 IEEE International Symposium on Circuits and Systems*, pp.4–pp, IEEE, 2006.
- [31] Z. Qin, A. Tanaka, N. Takaya, and H. Yoshizawa, "0.5-v 70-nw rail-to-rail operational amplifier using a cross-coupled output stage," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol.63, no.11, pp.1009–1013, 2016.
- [32] E. K. Lee, "A sub-0.5 v, 1.5  $\mu$ w rail-to-rail constant g m opamp and its filter application," in *2012 IEEE International Symposium on Circuits and Systems (ISCAS)*, pp.197–200, IEEE, 2012.
- [33] E. K. Lee, A. Lam, and T. Li, "A 0.65 v rail-to-rail constant g m opamp for biomedical applications," in *2008 IEEE International Symposium on Circuits and Systems*, pp.2721–2724, IEEE, 2008.
- [34] M. M. Ahmadi, "An adaptive biased single-stage cmos operational amplifier with a novel rail-to-rail constant-gm input stage," *Analog Integrated Circuits and Signal Processing*, vol.45, no.1, pp.71–78, 2005.
- [35] R. Gopal. *Single Ended and Fully Differential Folded Cascode Operational Amplifier*. NM State University, 2010.
- [36] Y. T. S. Wang. *CMOS Operational Amplifier*. The George Washington University, 2005.


## **Aabstract**

Operation Amplifiers (Op-Amp) are the main building block in analog circuits. OAs have different structures for different applications. With the advances in technology and reducing the power supply voltage, the need to use the entire power supply range at both input and output of amplifiers have increased. Rail-to-rail amplifiers were proposed to address these new needs. The biggest challenge with traditional rail-to-rail amplifiers, ( implemented with an NMOS and PMOS differential pair), is the input transconductance ( $g_m$ ) variation. These variations have significant effects on amplifier performance such as gain, stability, bandwidth and linearity.

In this study, a new structure for the input stage of Rail-to-Rail amplifiers has been proposed. The proposed structure reduces input stage  $g_m$  variation by 13 percent. This structure uses four input pairs, which reduces input stage  $g_m$  variation by changing the input voltage range of the two pairs. This compensates for the non-overlapping areas by the other two pairs. To change the voltage range, a diode connection structure is used in the tail current path.

The proposed amplifier is simulated in Cadence enviroment using 180nm CMOS technology in 1.8V power supply. The proposed amplifier drives a capacitive load of  $10pF$  and achieves a DC gain of  $103.9dB$ , uniy gain bandwidth (GBW) of  $3.1MHz$ , and Slew rate  $0.33V/\mu s$ , while consuming  $20uW$  of power.

**keywords:** Rail-to-Rail, Low power, Operational amplifier, Constant  $g_m$



**Shahrood University of Technology**

**Faculty Of Electrical and Robotics Engineering**

**MSc Thesis in: Electronic Integrated Circuits Engineering**

**Design and simulation of a low power  
constant-Gm Rail-to-Rail op amp**

**By: Mohammadmahdi Dezyani**

**Supervisor**

**Mohammadreza Ashraf**

**Advisor**

**Mohammadjavad Dezyani**

**September 2021**