


بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



دانشگاه صنعتی شاهرود

دانشکده : مهندسی برق و رباتیک

گروه : قدرت

استفاده از PLL در اتصال یکسوکننده PWM تک فاز به شبکه، طراحی و پیاده‌سازی

علی حسن نیا خیبری

استاد راهنما:

دکتر علی دستفان

پایان نامه کارشناسی ارشد جهت اخذ درجه کارشناسی ارشد

شهریور ۱۳۹۶

تقدیم به:

مقدس ترین واژه‌ها در لغت نامه دلم، مادر مهربانم که زندگی‌ام را مدیون مهر و عطوفت آن

می‌دانم.

پدر، مهربانی مشفق، بردبار و حامی.

برادر و خواهرم همراهان همیشگی و پشتوانه‌های زندگی‌ام.

تشکر و قدردانی:

در اینجا جا دارد از استاد ارجمندم جناب آقای دکتر علی دستفان که با راهنمایی‌های دلسوزانه خود در تمامی مراحل پشتیبان و حامی من بودند تشکر و قدردانی نمایم.

تعهد نامه

- اینجانب **علی حسن نیا خیبری** دانشجوی دوره کارشناسی ارشد رشته مهندسی برق - قدرت دانشکده مهندسی برق و رباتیک دانشگاه صنعتی شاهرود نویسنده پایان نامه استفاده از **PLL** در اتصال یکسوکننده **PWM** تک فاز به شبکه، طراحی و پیاده سازی تحت راهنمایی دکتر **علی دستفان** متعهد می شوم .
- تحقیقات در این پایان نامه توسط اینجانب انجام شده است و از صحت و اصالت برخوردار است .
- در استفاده از نتایج پژوهشهای محققان دیگر به مرجع مورد استفاده استناد شده است .
- مطالب مندرج در پایان نامه تاکنون توسط خود یا فرد دیگری برای دریافت هیچ نوع مدرک یا امتیازی در هیچ جا ارائه نشده است .
- کلیه حقوق معنوی این اثر متعلق به دانشگاه صنعتی شاهرود می باشد و مقالات مستخرج با نام « دانشگاه صنعتی شاهرود » و یا « **Shahrood University of Technology** » به چاپ خواهد رسید .
- حقوق معنوی تمام افرادی که در به دست آمدن نتایج اصلی پایان نامه تأثیرگذار بوده اند در مقالات مستخرج از پایان نامه رعایت می گردد.
- در کلیه مراحل انجام این پایان نامه ، در مواردی که از موجود زنده (یا بافتهای آنها) استفاده شده است ضوابط و اصول اخلاقی رعایت شده است .
- در کلیه مراحل انجام این پایان نامه، در مواردی که به حوزه اطلاعات شخصی افراد دسترسی یافته یا استفاده شده است اصل رازداری ، ضوابط و اصول اخلاق انسانی رعایت شده است .

تاریخ

امضای دانشجو

مالکیت نتایج و حق نشر

کلیه حقوق معنوی این اثر و محصولات آن (مقالات مستخرج ، کتاب ، برنامه های رایانه ای ، نرم افزار ها و تجهیزات ساخته شده است) متعلق به دانشگاه صنعتی شاهرود می باشد . این مطلب باید به نحو مقتضی در تولیدات علمی مربوطه ذکر شود .

چکیده

در این پایان نامه دو موضوع اتصال مبدل های الکترونیک قدرت به شبکه و طراحی و کنترل یکسوکننده PWM تک فاز بررسی شده است. برای اتصال به شبکه، از روش قفل فاز استفاده شده است. عملکرد مطلوب یکسوکننده های PWM تک فاز در گرو هم فاز بودن جریان و ولتاژ ورودی با THD پایین است در صورتی که ولتاژ خروجی دامنه نوسانات قابل قبولی داشته باشد. ساختارهای بسیار متنوعی برای یکسوکننده های تک فاز معرفی شده اند که در این پایان نامه ساختار اصلی آن با چهار کلید قدرت بررسی شده است و پس از طراحی و ارائه کنترل کننده مناسب برای رسیدن به اهداف مطلوب به همراه PLL پیشنهادی شبیه سازی شده است. برای کنترل سیستم از ایده کنترل حلقه تودرتو استفاده شده است که کنترل کننده مورد نظر شامل دو حلقه تودرتو است و کنترل کننده حلقه داخلی با روش کنترل مد لغزشی جریان ورودی را کنترل می کند و حلقه خارجی با استفاده از کنترل کننده PI ولتاژ خروجی را کنترل می کند. به منظور بررسی صحت نتایج شبیه سازی شده از یک نمونه آزمایشگاهی با توان ۱۰۰ ولت آمپر استفاده شده است و نتایج شبیه سازی و آزمایشگاهی مقایسه شده است. با توجه به نتایج به دست آمده جریان ورودی دارای THD پایین و قابل قبول است و PF مبدل هم بسیار نزدیک به یک است. همچنین کنترل کننده ولتاژ، ولتاژ خروجی را با کمترین نوسانات در سطح ولتاژ مورد نظر تثبیت می کند.

واژه های کلیدی: حلقه قفل فاز PLL، یکسوکننده تک فاز، کنترل تودرتو، کنترل مد لغزشی

فهرست مطالب

۱	فصل ۱: مقدمه
۲	۱-۱- تعریف موضوع
۳	۲-۱- هدف از پژوهش
۳	۳-۱- مروری بر فصل‌های پایان‌نامه
۵	فصل ۲: مروری بر یکسوکننده‌های PFC و ساختارهای PLL
۶	۱-۲- انواع یکسوکننده‌ها
۱۲	۲-۱-۲- وضعیت‌های عملکردی یکسوکننده تک‌فاز بوسست دو جهته
۱۶	۳-۱-۲- روش‌های کنترل یکسوکننده
۱۸	۲-۲- روش‌های سنکرون‌سازی
۱۹	۱-۲-۲- علت استفاده از PLL
۲۰	۲-۲-۲- ساختار کلی PLL
۲۱	۳-۲-۲- انواع ساختارهای مختلف PLL
۲۲	۱-۳-۲-۲- ساختار EPLL
۲۴	۲-۳-۲-۲- ساختار قاب مرجع گردان
۲۸	۳-۳-۲-۲- بخش فیلتر حلقه
۲۹	۴-۳-۲-۲- بخش نوسان ساز کنترل شده با ولتاژ
۲۹	فیلترهای میانگین متحرک
۳۱	فصل ۳: طراحی المان‌های مداری به همراه کنترل‌کننده و PLL پیشنهادی
۳۲	۱-۳- مقدمه فصل
۳۲	۲-۳- طراحی المان‌ها
۳۲	۱-۲-۳- طراحی سلف ورودی
۳۵	۲-۲-۳- طراحی خازن خروجی
۳۸	۳-۳- کنترل‌کننده پیشنهادی بر پایه کنترل مد لغزشی
۳۸	۱-۳-۳- مدل‌سازی یکسوکننده PWM تک‌فاز با بار مقاومتی
۴۰	۲-۳-۳- کنترل‌کننده مد لغزشی
۴۸	۴-۳- PLL پیشنهادی
۵۱	فصل ۴: نتایج شبیه‌سازی و آزمایشگاهی
۵۲	۱-۴- مقدمه فصل
۵۲	۲-۴- شبیه‌سازی مبدل به همراه PLL

۵۴ مبدل مورد استفاده
۵۷ میکروکنترلر مورد استفاده
۶۱ پیاده‌سازی آزمایشگاهی یکسوکننده PWM تک‌فاز
۶۲ نتایج شبیه‌سازی و پیاده‌سازی PLL
۶۵ نتایج شبیه‌سازی و پیاده‌سازی مبدل یکسوکننده PWM تک‌فاز
۶۷ الگوی سیگنال‌های کنترل‌کننده کلیدهای قدرت
۶۹ نتایج شبیه‌سازی و عملی کنترل حلقه باز یکسوکننده PWM تک‌فاز
۷۱ نتایج شبیه‌سازی و عملی کنترل حلقه بسته یکسوکننده PWM تک‌فاز

فصل ۵: نتیجه‌گیری و پیشنهادات

۷۷	
۷۸ ۱-۵ نتیجه‌گیری
۷۹ ۲-۵ پیشنهادات

مراجع

۸۱	
۸۷ IRFP460 datasheet: پیوست ا
۸۸ IR2113 datasheet: پیوست ب
۹۰ STM32F2xx spl datasheet: پیوست ج
۹۱ گزارش کاربری اینورتر مورد استفاده: پیوست د

فهرست شکل‌ها

- شکل (۱-۲): یکسوکننده تک‌فاز غیر کنترل شونده با بار مقاومتی ۷
- شکل (۲-۲): شکل موج‌های ولتاژ خروجی و ورودی و جریان ورودی یکسوکننده تک‌فاز غیر کنترل شونده ... ۷
- شکل (۳-۲): یکسوکننده تک‌فاز نیمه کنترل شونده با بار مقاومتی ۸
- شکل (۴-۲): شکل موج‌های ولتاژ خروجی و ورودی و جریان ورودی یکسوکننده تک‌فاز نیمه کنترل شونده ... ۸
- شکل (۵-۲): ساختار یکسوکننده تک‌فاز بوسست تک‌جهته ۱۰
- شکل (۶-۲): ساختار یکسوکننده تک‌فاز بوسست دو جهته ۱۲
- شکل (۷-۲): مسیر جریان در نیم سیکل مثبت برای شارژ سلف. الف) هنگامی که کلید شماره ۳ روشن باشد ب) هنگامی که کلید شماره ۴ روشن باشد ۱۶
- شکل (۸-۲): مسیر جریان در نیم سیکل منفی برای شارژ معکوس سلف. الف) هنگامی که کلید شماره ۱ روشن باشد ب) هنگامی که کلید شماره ۲ روشن باشد ۱۶
- شکل (۹-۲): مسیر جریان در حالت دشارژ سلف ورودی. الف) نیم سیکل مثبت ولتاژ ورودی ب) نیم سیکل منفی ولتاژ ورودی ۱۶
- شکل (۱۰-۲): مدار معادل یکسوکننده تک‌فاز: الف) شارژ سلف ورودی و دشارژ خازن خروجی ب) دشارژ سلف ورودی و شارژ خازن خروجی ۱۷
- شکل (۱۱-۲): ساختار کلی یک PLL تک‌فاز ۲۱
- شکل (۱۲-۲): ساختار EPLL معرفی شده ۲۲
- شکل (۱۳-۲): ساختار کلی Park-PLL شامل تمامی بخش‌ها ۲۶
- شکل (۱۴-۲): ساختار SOGI-PLL الف) ساختار کلی شامل تمامی بخش‌ها ب) ساختار بخش تشخیص دهنده فاز ۲۶
- شکل (۱-۳): مبدل تمام پل بوسست تک‌فاز ۳۲
- شکل (۲-۳): دیاگرام فازوری ولتاژ و جریان شبکه الف) در حالت کلی ب) در حالت هم‌فاز بودن ولتاژ و جریان شبکه ۳۳
- شکل (۳-۳): ساختار یکسوکننده مدل‌سازی شده ۳۸
- شکل (۴-۳): مدار معادل سیگنال بزرگ یکسوکننده PWM تک‌فاز ۳۹
- شکل (۵-۳): سیستم حلقه بسته کنترل کننده پیشنهادی ۴۸
- شکل (۶-۳): ساختار کلی PLL پیشنهاد شده برای شبیه‌سازی و پیاده‌سازی ۵۰
- شکل (۱-۴): شبیه‌سازی یکسوکننده PWM در محیط سیمولینک MATLAB ۵۳
- شکل (۲-۴): بلوک کد نویسی متلب به منظور شبیه‌سازی میکروکنترلر ۵۳

- شکل (۳-۴): اینورتر مورد استفاده برای پیاده‌سازی نتایج شبیه‌سازی شده ۵۴
- شکل (۴-۴): مازول مورد استفاده به همراه سنسورها ۵۶
- شکل (۵-۴): فلوچارت مربوط به روند برنامه نویسی در میکروکنترلر ۶۰
- شکل (۶-۴): طرح مدار یکسوکننده تک‌فاز PWM به همراه وسایل و تجهیزات اندازه‌گیری ۶۲
- شکل (۷-۴): شبیه‌سازی سیگنال ورودی به PLL و سیگنال خروجی آن ۶۳
- شکل (۸-۴): سیگنال ورودی به PLL و سیگنال تخمین زده شده ۶۴
- شکل (۹-۴): سیگنال ورودی به PLL و سیگنال تخمین زده شده در مقیاس بزرگ‌تر ۶۴
- شکل (۱۰-۴): زمان اجرای محاسبات میکروکنترلر ۶۶
- شکل (۱۱-۴): پالس‌های شبیه‌سازی شده خروجی PWM برای راه‌اندازی کلیدهای قدرت شماره ۲ و ۳ ۶۷
- شکل (۱۲-۴): منطق سیگنال‌های کنترلی برای کلیدهای شماره ۲ و ۳ ۶۸
- شکل (۱۳-۴): شکل موج پالس‌های خروجی PWM ۶۸
- شکل (۱۴-۴): نتایج شبیه‌سازی یکسوکننده تک‌فاز در حالت کنترل حلقه باز ۷۰
- شکل (۱۵-۴): شکل موج‌های ولتاژ و جریان ورودی به همراه ولتاژ خروجی پیاده‌سازی شده ۷۰
- شکل (۱۶-۴): نتایج شبیه‌سازی مبدل در حالت کنترل حلقه بسته برای ولتاژ ورودی ۳۵ ولت (مقیاس جریان ۵ برابر شده است) ۷۲
- شکل (۱۷-۴): نتایج پیاده‌سازی کنترل‌کننده برای ولتاژ ورودی ۳۵ ولت ۷۳
- شکل (۱۸-۴): نتایج شبیه‌سازی مبدل در حالت کنترل حلقه بسته برای ولتاژ ورودی ۴۰ ولت (مقیاس جریان ۱۰ برابر شده است) ۷۳
- شکل (۱۹-۴): نتایج پیاده‌سازی کنترل‌کننده برای ولتاژ ورودی ۴۰ ولت ۷۴
- شکل (۲۰-۴): نتایج شبیه‌سازی مبدل در حالت کنترل حلقه بسته برای ولتاژ ورودی ۵۰ ولت (مقیاس جریان ۱۰ برابر شده است) ۷۴
- شکل (۲۱-۴): نتایج پیاده‌سازی کنترل‌کننده برای ولتاژ ورودی ۵۰ ولت ۷۵
- شکل (۲۲-۴): مشخصات شکل موج شبیه‌سازی شده جریان ورودی در حالت کنترل حلقه بسته برای ولتاژ ورودی ۴۰ ولت ۷۶
- شکل (۲۳-۴): مشخصات شکل موج جریان در حالت پیاده‌سازی کنترل‌کننده برای ولتاژ ورودی ۴۰ ولت ۷۶

فهرست شکل های پیوست ها

- شکل (د-۱) پورت های ورودی برد واسط ۹۱
- شکل (د-۲) مدار طبقه اول تقویت کننده پالس های ورودی مدار واسط ۹۲
- شکل (د-۳) مدار و شماتیک CPLD ۹۲
- شکل (د-۴) مدار فرمان CPLD ۹۳
- شکل (د-۵) مدار نشان دهنده وضعیت کاری CPLD ۹۴
- شکل (د-۶) مدار مربوط به آی سی اپتوکوپلر ۹۴
- شکل (د-۷) مدار مربوط به درایور کلید قدرت ۹۵
- شکل (د-۸) مدار قدرت برد اینورتر ۹۵
- شکل (د-۹) مدار تنظیم بهره اولیه سنسور ولتاژ ۹۶
- شکل (د-۱۰) مدار حفاظت اضافه ولتاژ سنسور ولتاژ ۹۷
- شکل (د-۱۱) مدار خروجی سنسور ولتاژ به ورودی برد واسط ۹۷
- شکل (د-۱۲) مدار تنظیم بهره اولیه سنسور جریان ۹۹
- شکل (د-۱۳) مدار حفاظت اضافه ولتاژ سنسور جریان ۹۹
- شکل (د-۱۴) مدار خروجی سنسور جریان به ورودی برد واسط ۱۰۰
- شکل (د-۱۵) مدار تولید ولتاژ مرجع برای خود تنظیم برد سنسورها ۱۰۰
- شکل (د-۱۶) مدار تغذیه بخش دیجیتال برد اینورتر ۱۰۱
- شکل (د-۱۷) مدار تغذیه بخش قدرت برد اینورتر ۱۰۱

فهرست جدول ها

- جدول (۱-۲): حالت های کامل کلید زنی مبدل تک فاز دو جهته ۱۴
- جدول (۲-۲): جدول وضعیت های کلید زنی یکسو کننده تک فاز بوسست دو جهته ۱۵

فصل ١:

مقدمه

۱-۱- تعریف موضوع

یکسوکننده‌های الکترونیک قدرت یکی از پرکاربردترین مبدل‌های الکترونیک قدرت می‌باشند. از این مبدل‌ها می‌توان به‌عنوان مبدل واسط بین سیستم تک‌فاز و سه‌فاز، شارژر باتری‌ها و تغذیه بارهای DC استفاده کرد. از مهم‌ترین مسائل موردبحث در رابطه با این مبدل‌ها عملکرد آن‌ها در دو سمت AC و DC است. در یکسوکننده‌ها اعم از غیرقابل کنترل و نیمه کنترل شونده جریان کشیده شده از منبع سینوسی نیست. همچنین این جریان با ولتاژ ورودی نیز هم‌فاز نیست. این دو مسئله باعث افزایش توان راکتیو جذب‌شده از منبع و ایجاد اعوجاج در ولتاژ ورودی و افزایش تلفات می‌شود. همچنین در این مبدل‌ها ولتاژ خروجی در محدوده قابل مجاز نوسان نمی‌کند و معمولاً دامنه این نوسانات بیشتر از حد قابل قبول است. به همین دلیل از یکسوکننده‌های تمام کنترل شونده استفاده می‌شود تا با یک کنترل‌کننده مناسب مشکلات موجود در این مبدل‌ها را رفع کند. برای هم‌فاز شدن ولتاژ و جریان ورودی باید مشخصات شبکه قدرت به‌صورت لحظه‌ای در دسترس باشد و مبدل به نحوی کنترل شود تا جریان ورودی هم‌فاز با ولتاژ ورودی شود. علاوه بر هم‌فاز بودن جریان باید شکل موج آن نیز سینوسی باشد تا باعث اعوجاج در شبکه قدرت نشود. ساختارهای زیادی برای شرایط مختلف برای یکسوکننده‌ها ارائه شده‌اند. این ساختارها را می‌توان به دو دسته کلی تک‌جهته و دو‌جهته تقسیم‌بندی کرد. مشکلات بیان‌شده از اصلی‌ترین مباحث و چالش‌های یکسوکننده‌ها هستند بر این اساس یک یکسوکننده دو‌جهته با ساده‌ترین ساختار برای تغذیه بار DC بررسی شده است.

یک سیگنال سینوسی دارای سه مشخصه اصلی است. این مشخصات شامل فرکانس، دامنه و فاز هستند. زمانی که این سه مشخصه معلوم باشند می‌توان سیگنال مشابه با سیگنال اصلی را ساخت. برای سنکرون شدن تجهیزات قدرت با شبکه تک‌فاز این سه مشخصه در هر دو طرف باید یکسان باشد تا با اتصال مبدل و شبکه به هم سیستم دچار مشکلاتی از قبیل اتصال کوتاه مجازی شبکه و ایجاد

جرقه و آسیب رسیدن به تجهیزات نشود. روش‌های زیادی برای اندازه‌گیری مشخصات شبکه وجود دارند که از این میان حلقه قفل فاز (PLL) از محبوبیت و عملکرد خوبی برخوردار است و پژوهش‌های زیادی در راستای بهبود عملکرد و ساده‌سازی ساختار آن انجام شده است. برای کنترل این مبدل از روش‌های کنترل غیرخطی و کنترل خطی برای کنترل جریان ورودی و ولتاژ خروجی استفاده شده است. به‌منظور بررسی دقیق‌تر و عملی‌تر نتایج شبیه‌سازی شده از یک دستگاه نمونه تست آزمایشگاهی استفاده شده است تا کارآمد بودن روش‌های پیشنهادی اثبات شود.

۱-۲- هدف از پژوهش

هدف از این پژوهش بررسی دقیق رفتار یکسوکننده تکفاز دو جهته متصل به شبکه است که در ابتدا پس از شناخت کلی مدارهای معادل کلیدزنی آن، المان‌های مداری آن طراحی می‌شود. پس از طراحی المان‌ها برای مبدل کنترل‌کننده طراحی می‌شود و به منظور بررسی صحت طراحی‌ها در نرم افزار MATLAB طراحی‌ها شبیه‌سازی می‌شود و بر روی نمونه آزمایشگاهی نیز نتایج شبیه‌سازی شده پیاده‌سازی می‌شود.

۱-۳- مروری بر فصل‌های پایان‌نامه

فصل دوم به شناخت کلی در رابطه با یکسوکننده‌های تکفاز و روش‌های سنکرون‌کننده پرداخته است. ابتدا یکسوکننده‌های تکفاز دیودی و تریستوری به همراه مشخصات عملکردی آن بررسی شده‌اند و سپس دو ساختار تمام کنترل‌شونده تک‌جهته و دو جهته معرفی شده است. با انتخاب ساختار دو جهته و تعیین حالت‌های کلیدزنی مجاز و ارائه روش کنترلی عمومی این نوع کنترل‌کننده‌ها شناخت عمومی از این مبدل‌ها حاصل می‌شود. بخش بعدی این فصل شامل معرفی

روش‌های مختلف سنکرون سازی و انتخاب روش PLL به عنوان مناسب‌ترین روش است. در ادامه این بخش ساختار کلی PLL به طور دقیق بررسی شده است و بخشی از انواع مختلف آن معرفی شده است.

در فصل سوم المان‌های مداری یکسوکننده تک‌فاز دو جهته با توجه به مقدار مجاز نوسان ولتاژ خروجی و ظرفیت انتقال توان طراحی می‌شوند و پس از طراحی برای مبدل کنترل کننده طراحی می‌شود. همچنین برای سنکرون سازی با شبکه با توجه به انواع PLL‌های معرفی شده PLL مناسب معرفی شده است.

در فصل چهارم مبدل به همراه PLL و کنترل کننده شبیه سازی شده است و هم چنین ملاحظات پیاده سازی بررسی شده است. و در انتهای این فصل نتایج شبیه سازی و عملی برای دو حالت کنترل حلقه باز و کنترل حلقه بسته آورده شده است

فصل پنجم مربوط به نتیجه گیری و پیشنهادات برای کارهای تحقیقاتی آینده است

فصل ۲:


مروری بر یکسوکننده‌های PFC و

ساختارهای PLL


۲-۱- انواع یکسوکننده‌ها

یکسوکننده‌ها شامل سه دسته کلی غیر کنترل شونده، نیمه کنترل شونده و تمام کنترل شونده هستند [۱]. این یکسوکننده‌ها بسته به اینکه ورودی تک‌فاز یا سه‌فاز داشته باشند به دو دسته سه‌فاز و تک‌فاز نیز تقسیم می‌شوند. در یکسوکننده‌های غیر کنترل شونده از دیودها استفاده می‌شود. در این یکسوکننده‌ها هیچ کنترلی بر روی ورودی و خروجی مبدل وجود ندارد. با اتصال منبع به مبدل، عمل یکسوسازی انجام می‌شود و هیچ پارامتری تحت کنترل نیست.

در یکسوکننده‌های نیمه کنترل شونده از تریستورها استفاده می‌شود که زمان روشن شدن آن‌ها را می‌توان کنترل کرد و به تبع آن با کنترل زاویه آتش می‌توان دامنه ولتاژ خروجی مبدل را کنترل کرد. در این یکسوکننده‌ها جریان کشیده شده از منبع AC یک تابع سینوسی نیست و برای بهبود کیفیت توان با اینکه می‌توان خروجی را کنترل کرد هیچ کنترلی بر روی ورودی مبدل وجود ندارد. در یکسوکننده‌های تمام کنترل شونده از ترانزیستور به همراه دیود معکوس استفاده می‌شود که زمان روشن و خاموش شدن کلیدها را می‌توان کنترل کرد. در این یکسوکننده‌ها با توجه به اهداف کنترلی با روش‌های مختلفی می‌توان ولتاژ خروجی و جریان ورودی را کنترل کرد. در شکل (۲-۱) یک یکسوکننده تک‌فاز غیر کنترل شونده با بار مقاومتی نشان داده شده است و در شکل (۲-۲) شکل موج ولتاژ خروجی به همراه شکل موج‌های ولتاژ و جریان ورودی این مبدل نشان داده شده است همان‌طور که در شکل (۲-۱) نشان داده شده است هیچ سیگنال کنترلی در دسترس نیست تا بتوان این مبدل را کنترل کرد.




شکل (۱-۲): یکسوکننده تکفاز غیر کنترل شونده با بار مقاومتی




شکل (۲-۲): شکل موج‌های ولتاژ خروجی و ورودی و جریان ورودی یکسوکننده تکفاز غیر کنترل شونده

در شکل (۳-۲) یک یکسوکننده تکفاز نیمه کنترل شونده با بار مقاومتی نشان داده شده است. در این مبدل با تغییر زاویه آتش تریستورها می‌توان اندازه ولتاژ خروجی را کنترل کرد. شکل (۴-۲) شکل موج ولتاژ خروجی به همراه شکل موج‌های ولتاژ و جریان ورودی را نشان می‌دهد. همان‌طور که در این شکل نشان داده شده است با افزایش زاویه آتش تریستورها ولتاژ DC خروجی کاهش می‌یابد و شکل موج جریان ورودی سینوسی نیست. در ضمن در این شکل جریان ورودی برای نمایش بهتر چند برابر شده است.



شکل (۳-۲): یکسوکننده تک‌فاز نیمه کنترل شونده با بار مقاومتی



شکل (۴-۲): شکل موج‌های ولتاژ خروجی و ورودی و جریان ورودی یکسوکننده تک‌فاز نیمه کنترل شونده

برای بررسی کیفیت توان شاخص‌های متعددی وجود دارد از میان آن‌ها ضریب قدرت (PF^1) و اعوجاج هارمونیک کلی (THD^2) برای یکسوکننده‌ها می‌تواند تا حدود زیادی کیفیت توان را بیان کند. با در نظر گرفتن سری فوریه ولتاژ و جریان در سمت ac همان‌طور که در روابط (۱-۲) و (۲-۲) آمده است رابطه توان اکتیو و توان ظاهری به‌صورت رابطه (۳-۲) و (۴-۲) به دست می‌آیند. با توجه به روابط (۱-۲) تا (۴-۲) روابط PF و THD به ترتیب در روابط (۵-۲) و (۶-۲) به دست می‌آیند.

$$V_s = \sum_{n=1}^{\infty} \sqrt{2} V_n \sin(n\omega t + \varphi_{vn}) \quad (1-2)$$

¹ Power Factor

² Total Harmonic Distortion

$$I_s = \sum_{n=1}^{\infty} \sqrt{2} I_n \sin(n\omega t + \varphi_{in}) \quad (2-2)$$

$$P = \sum_{n=1}^{\infty} V_n I_n \cos(\varphi_{vn} - \varphi_{in}) \quad (3-2)$$

$$\bar{S} = \sum_{n=1}^{\infty} \bar{V}_n \bar{I}_n \quad (4-2)$$

$$PF = \frac{P}{|\bar{S}|} = \frac{\sum_{n=1}^{\infty} |V_n| |I_n| \cos(\varphi_{vn} - \varphi_{in})}{\sum_{n=1}^{\infty} |V_n| |I_n|} \quad (5-2)$$

$$THD_i = \frac{\sqrt{\sum_{n=2}^{\infty} I_n^2}}{I_1} \quad (6-2)$$


که در روابط بالا V_s ولتاژ ورودی، I_s جریان ورودی، φ_{in} زاویه فاز جریان ورودی، φ_{vn} زاویه فاز ولتاژ ورودی، P توان اکتیو، S توان ظاهری و PF ضریب توان است. همان‌طور که در رابطه (۵-۲) به دست آمده است هم‌فاز شدن ولتاژ و جریان ورودی باعث افزایش مقدار تابع کسینوسی و افزایش ضریب توان می‌شود. هم‌چنین از رابطه (۶-۲) می‌توان نتیجه گرفت که هر چه مقدار هارمونیک‌ها در سری فوریه کم‌تر باشد مقدار صورت رابطه کم می‌شود و THD کاهش می‌یابد و این باعث می‌شود که شکل موج ولتاژ و یا جریان بیشتر به شکل موج سینوسی شبیه باشد.

آنچه در عملکرد یک یکسوکننده مطلوب است داشتن یک خروجی مناسب است که توان را با کیفیت خوبی تبدیل کند؛ یعنی ضمن اینکه خروجی مطلوب حاصل می‌شود استانداردهای کیفیت توان نیز رعایت شود. این موضوع در فصل بعدی مفصل بررسی خواهد شد.

یکسوکننده‌های تمام کنترل شونده بیشترین تأثیر را بر روی کیفیت توان دارند. این یکسوکننده‌ها THD را در سمت ac کاهش می‌دهند و خروجی dc را با دقت بالایی تنظیم می‌کنند. این مبدل‌ها توانایی انتقال توان تک‌جهته و دو‌جهته با مدهای buck، boost، buck-boost و چند سطحی را دارند.

از یکسوکننده‌ها در صنعت برق به‌طور گسترده استفاده می‌شود. بعضی از موارد کاربرد این مبدل‌ها عبارت‌اند از: درایوهای سرعت قابل تنظیم ($ASDs^1$)، منابع تغذیه سوئیچی ($SMPSs^2$)، منابع توان غیر وقفه ($UPSs^3$)، کاربردها رابط با منابع انرژی غیرمعمول مانند سلول‌های خورشیدی و سیستم‌های ذخیره انرژی باتری ($BESSs^4$)، در فرایند فناوری‌ها از قبیل آبکاری، جوشکاری، شارژ وسایل نقلیه الکتریکی و منابع توان برای سیستم‌های مخابراتی و تجهیزات آزمایشی و اندازه‌گیری [۲]. یکسوکننده‌های تک‌فاز با توجه به جهت‌های انتقال توان و مدهای عملکردی در هشت دسته کلی تقسیم‌بندی می‌شوند و هر یک از دسته‌ها ساختارهای مختلفی را دارند.

برای کاربردهای یکسوکننده در مود بوست دو دسته کلی تک‌جهته و دو‌جهته وجود دارد. برای بهبود عملکرد این دو دسته ساختارهای بهبودیافته‌ی زیادی ارائه‌شده است [۲-۷]؛ در همه‌ی این ساختارها هدف بهبود کیفیت توان در سمت ac با کاهش THD و افزایش PF و تنظیم خوب ولتاژ DC خروجی است. ساختارهای اصلی یکسوکننده بوست تک‌جهته شامل یک یکسوکننده تمام پل دیودی و یک مبدل DC به DC بوست است؛ که در شکل (۲-۵) نشان داده‌شده است.



شکل (۲-۵): ساختار یکسوکننده تک‌فاز بوست تک‌جهته [۸]

یکسوکننده تک‌فاز تک‌جهته ابتدا ولتاژ AC را توسط یک یکسوکننده تمام پل دیودی به ولتاژ

¹ Adjustable-Speed Drives

² Switch-Mode Power Supplies


³ Uninterrupted Power Supplies

⁴ Battery Energy Storage Systems

DC تبدیل می‌کند و سپس سطح ولتاژ آن با یک مبدل DC به DC افزایش می‌یابد. در این مبدل کنترل بر روی مبدل DC به DC است. با کنترل duty cycle کلید الکترونیک قدرت این مبدل ولتاژ خروجی و جریان ورودی را می‌توان کنترل کرد.

روش شناخته‌شده برای کنترل این مبدل استفاده از کنترل‌کننده خطی PI برای ولتاژ خروجی و کنترل‌کننده هیستریزیس برای جریان ورودی است [۹]. ابتدا ولتاژ اندازه‌گیری شده خروجی با ولتاژ مرجع مقایسه می‌شود و وارد کنترل‌کننده PI می‌شود. خروجی کنترل‌کننده PI دامنه جریان مرجع برای جریان ورودی است این دامنه باید شکل سینوسی ولتاژ ورودی را به خود بگیرد. با استخراج شکل موج سینوسی ولتاژ ورودی از مدار (این مبحث در ادامه مفصل توضیح داده شده است) جریان مرجع ساخته می‌شود. جریان مرجع با جریان اندازه‌گیری ورودی مقایسه می‌شود و مقدار خطای جریان ساخته می‌شود این مقدار خطا می‌تواند وارد کنترل‌کننده دیگری شود و سیگنال مرجع برای ردیابی ساخته شود. رایج‌ترین شیوه برای کنترل جریان از روش هیستریزیس است. با توجه به روش کنترل جریان سیگنال فعال‌سازی کلید ساخته می‌شود. این روش یکسوسازی ساده‌ترین و کارآمدترین روش است. چون این ساختار ضریب توان در ورودی را بهبود می‌بخشد در مراجع با نام تصحیح‌کننده فاز شناخته می‌شود (PFC^۱)؛ اما کاربردهای این یکسوکننده به دلیل تک‌جهته بودن انتقال توان آن محدود می‌شود. برای کاربردهایی که انتقال توان در دو جهت مورد نیاز است از یکسوکننده تک‌فاز دو جهته استفاده می‌شود ساختار اصلی یکسوکننده بوسه دو جهته شامل چهار کلید الکترونیک قدرت تمام کنترل‌شونده است که به صورت پل به یکدیگر متصل شده‌اند. به هر یک از کلیدها برای بسته شدن مسیر جریان در خلاف جهت مسیر جریان کلیدها یک دیود در جهت معکوس متصل شده است. ساختار این مبدل در شکل (۶-۲) نشان داده شده است که همان ساختار اینورتر تک‌فاز است با این تفاوت که جای ورودی و خروجی عوض شده است.

¹ Power Factor Correction



شکل (۲-۶): ساختار یکسوکننده تک‌فاز بوست دو جهته [۱۰]

ساختاری که در این پایان‌نامه بررسی شده است، ساختار یکسوکننده تک‌فاز بوست دو جهته است که در مراجع با نام یکسوکننده تک‌فاز بوست تمام پل شناخته می‌شود (single-phase FBBR¹). همچنین این ساختار با نام مبدل ac به dc دو جهته نیز شناخته می‌شود و چون برای کنترل زمان هدایت کلیدهای قدرت از مدولاسیون پهنای باند استفاده می‌شود به نام یکسوکننده PWM نیز شناخته می‌شود.

یکسوکننده تک جهته شامل دو مود عملکردی باز و بسته بودن کلید است. این مودها همان مودهای مبدل dc به dc است؛ اما یکسوکننده دو جهته با توجه به اینکه چهار کلید الکترونیک قدرت در دسترس است وضعیت‌های کلید زنی بیشتری نسبت به مبدل تک جهته اتفاق می‌افتد. وضعیت‌های کلید زنی مبدل تک‌فاز دو جهته، شامل وضعیت‌های یکسو کنندگی و اینورتری و وضعیت‌های غیرمجاز می‌باشد که در ادامه بیشتر توضیح داده شده است.

۲-۱-۲- وضعیت‌های عملکردی یکسوکننده تک‌فاز بوست دو جهته

عملکرد این مبدل مانند عملکرد یکسوکننده تک جهته است. در یکسوکننده تک جهته در یک وضعیت کلید زنی سلف بوست شارژ می‌شود و خازن، خروجی را تغذیه می‌کند و در وضعیت کلید زنی دیگر سلف دشارژ می‌شود و خازن شارژ می‌شود و خروجی هم از منبع تغذیه می‌شود. این وضعیت‌های

¹ Single-phase Full Bridge Boost Rectifier

کلید زنی به ترتیب در زمان بسته و باز بودن کلیدهای قدرت مدار اتفاق می‌افتند. یکسوکننده دو جهته نیز باید با وضعیت‌های مختلف کلید زنی این عملکرد را داشته باشد.

هر کلید شامل دو حالت قطع و هدایت است و در حالت هدایت جریان می‌تواند از دو مسیر خلاف جهت عبور کند. با وجود چهار کلید تعداد احتمالات برابر ۱۶ است که از رابطه (۷-۲) به دست آمده است.

$$D = 2^n \quad (7-2)$$

در رابطه بالا D تعداد حالت‌های محتمل و n تعداد کلیدها است. در جدول (۱-۲) تمامی این حالت‌ها آورده شده است [۱۱]. این جدول شامل پنج وضعیت کلید زنی برای حالت یکسو کنندگی و شش وضعیت کلید زنی برای حالت اینورتری است. بقیه وضعیت‌ها وضعیت‌های غیرمجاز هستند. وضعیت‌های غیرمجاز وضعیت‌هایی هستند که اگر روی دهند باعث مشکلاتی در مدار می‌شوند. در وضعیت‌های غیرمجاز ممکن است دو سر منبع ولتاژ یا خازن خروجی اتصال کوتاه شود یا در شرایطی که نیاز به شارژ خازن یا سلف باشد جهت جریان ورودی باعث دشارژ خازن یا سلف شود و همچنین پلاریته‌های ولتاژ معکوس دو سر المان‌ها قرار گیرد.

با توجه به جدول (۱-۲) پنج وضعیت مجاز کلید زنی برای یکسو کنندگی وجود دارد. از این پنج وضعیت چهار وضعیت مربوط به شارژ سلف در نیم سیکل‌های مثبت و منفی ولتاژ ورودی است. در این وضعیت‌ها با روشن بودن فقط یکی از کلیدها بسته به نیم سیکل مثبت یا منفی ولتاژ ورودی سلف شارژ می‌شود. در نیم سیکل مثبت ولتاژ ورودی با روشن بودن یکی از کلیدهای شماره ۳ یا ۴ سلف ورودی شارژ می‌شود. در شکل (۷-۲) مسیر جریان در دو حالت در نیم سیکل مثبت ولتاژ ورودی برای شارژ سلف نشان داده شده است. در نیم سیکل منفی نیز با روشن بودن کلید شماره ۱ یا ۲ سلف ورودی شارژ معکوس می‌شود که مسیر جریان نیز در شکل (۸-۲) نشان داده شده است.

جدول (۲-۱) : حالت‌های کامل کلید زنی مبدل تک‌فاز دو جهته

وضعیت احتمال	وضعیت کلید ۴	وضعیت کلید ۳	وضعیت کلید ۲	وضعیت کلید ۱	شماره احتمال
مجاز یکسو کنندگی	۰	۰	۰	۰	۱
مجاز یکسو کنندگی	۱	۰	۰	۰	۲
مجاز اینورتی					
مجاز یکسو کنندگی	۰	۱	۰	۰	۳
مجاز اینورتی					
مجاز اینورتی	۱	۱	۰	۰	۴
مجاز یکسو کنندگی	۰	۰	۱	۰	۵
مجاز اینورتی					
غیر مجاز	۱	۰	۱	۰	۶
غیر مجاز	۰	۱	۱	۰	۷
غیر مجاز	۱	۱	۱	۰	۸
مجاز یکسو کنندگی	۰	۰	۰	۱	۹
مجاز اینورتی					
غیر مجاز	۱	۰	۰	۱	۱۰
غیر مجاز	۰	۱	۰	۱	۱۱
غیر مجاز	۱	۱	۰	۱	۱۲
مجاز اینورتی	۰	۰	۱	۱	۱۳
غیر مجاز	۱	۰	۱	۱	۱۴
غیر مجاز	۰	۱	۱	۱	۱۵
غیر مجاز	۱	۱	۱	۱	۱۶

• در جدول بالا ۱ به معنای هدایت کلید و ۰ به معنای قطع بودن کلید است


جدول (۲-۲) : جدول وضعیت‌های کلید زنی یکسوکننده تکفاز بوسست دو جهته [۱۲، ۱۳]

وضعیت ولتاژ ورودی	وضعیت شارژ و دشارژ سلف	شماره وضعیت‌ها	کلید ۱	کلید ۲	کلید ۳	کلید ۴	وضعیت سلف
$V_s > 0$	شارژ سلف	۱	خاموش	خاموش	روشن	خاموش	$V_L > 0$
		۲	خاموش	خاموش	خاموش	روشن	$V_L > 0$
	دشارژ سلف	۳	خاموش	خاموش	خاموش	خاموش	$V_L < 0$
$V_s < 0$	شارژ سلف	۴	روشن	خاموش	خاموش	خاموش	$V_L > 0$
		۵	خاموش	روشن	خاموش	خاموش	$V_L > 0$
	دشارژ سلف	۶	خاموش	خاموش	خاموش	خاموش	$V_L < 0$


وضعیت کلید زنی حالت دشارژ سلف زمانی است که تمامی کلیدها خاموش باشند البته در این حالت بسته به سیکل مثبت و یا منفی ولتاژ ورودی مسیر جریان از دو مسیر مجزا بسته خواهد شد که در شکل (۲-۹) این تفاوت به خوبی برای هر دو نیم سیکل ولتاژ ورودی نشان داده شده است. در جدول (۲-۲) وضعیت‌های مجاز کلید زنی برای عملکرد یکسو کنندگی و وضعیت پارامترها و المان‌ها به‌طور کامل آمده است.

همان‌طور که در جدول (۲-۲) نشان داده شده است برای هر یک از مدهای موردنظر می‌توان از دو وضعیت کلید زنی استفاده کرد. برای کاهش تلفات کلید زنی می‌توان از وضعیت‌هایی استفاده کرد که تغییر وضعیت کلید زنی استرس کمتری را بر روی کلیدها وارد کند. در این پایان نامه از کلیدهای شماره ۲ و ۳ برای کلیدزنی استفاده شده است.


با توجه به وضعیت‌های کلید زنی باید الگوریتمی برای ترتیب وضعیت کلید زنی ارائه شود. این الگوریتم با توجه به اهداف کنترلی موردنظر ساخته می‌شود. برای اهداف کنترلی، از روش‌های مختلف کنترلی استفاده می‌شود که در ادامه توضیح داده شده است.



شکل (۷-۲): مسیر جریان در نیم سیکل مثبت برای شارژر سلف. الف) هنگامی که کلید شماره ۳ روشن باشد ب) هنگامی که کلید شماره ۴ روشن باشد [۱۳]




شکل (۸-۲): مسیر جریان در نیم سیکل منفی برای شارژر معکوس سلف. الف) هنگامی که کلید شماره ۱ روشن باشد ب) هنگامی که کلید شماره ۲ روشن باشد [۱۳]



شکل (۹-۲): مسیر جریان در حالت دشارژر سلف ورودی. الف) نیم سیکل مثبت ولتاژ ورودی ب) نیم سیکل منفی ولتاژ ورودی [۱۳]

۲-۱-۳- روش‌های کنترل یکسوکننده

یکسوکننده تک‌فاز PWM شامل دو وضعیت کلی است. یکی شارژر و دشارژر سلف ورودی و خازن خروجی و دیگری دشارژر و شارژر سلف ورودی و خازن خروجی است. در شکل (۱۰-۲) مدار معادل این مبدل در این دو وضعیت کلی نشان داده شده است.



شکل (۲-۱۰): مدار معادل یکسوکننده تکفاز: الف) شارژ سلف ورودی و دشارژ خازن خروجی ب) دشارژ سلف ورودی و شارژ خازن خروجی

همان‌طور که در شکل (۲-۱۰) نشان داده شده است این سیستم ساختار متغیر است و به صورت یکپارچه نمی‌توان آن را با طراحی یک کنترل‌کننده کنترل کرد. نکته بعدی که باید مورد توجه قرار داد تأثیر المان‌ها بر دینامیک سیستم است. در فرکانس‌های پایین دینامیک سیستم بیشتر متأثر از خازن خروجی است و در فرکانس‌های بالا دینامیک سیستم از سلف ورودی تأثیر می‌پذیرد؛ و با یک حلقه فیدبک کنترلی نمی‌توان به‌طور کامل سیستم را کنترل کرد. برای افزایش عملکرد یک حلقه کنترلی می‌توان از روش کنترل آبخاری که شامل حلقه‌های فیدبک تودرتو می‌باشد استفاده کرد. با استفاده از کنترل آبخاری تعداد فیدبک‌ها افزایش می‌یابد و این باعث افزایش اطلاعات دریافتی از سیستم می‌شود و می‌توان کنترل وسیع‌تری بر روی سیستم داشت. برای یکسوکننده تکفاز از دو حلقه تودرتو می‌توان استفاده کرد که با هدف کنترل ولتاژ خروجی و جریان ورودی از دو فیدبک استفاده می‌کند. حلقه داخلی باید سرعت پاسخ سریع‌تری نسبت به حلقه خارجی داشته باشد تا اختلالی در پاسخ کنترل‌کننده ایجاد نشود. به این منظور چون سلف ورودی پهنای باند بالا را تحت تأثیر قرار می‌دهد حلقه داخلی برای کنترل جریان انتخاب می‌شود و حلقه خارجی چون خازن خروجی در پهنای باند پایین تأثیر بیشتری بر سیستم می‌گذارد برای کنترل ولتاژ خروجی انتخاب می‌شود. برای هر کدام از حلقه‌ها می‌توان از کنترل‌کننده‌های مختلفی استفاده کرد. برای مثال در [۱۴] برای هر دو حلقه از کنترل‌کننده PI استفاده شده است. در [۱۵] برای حلقه داخلی از کنترل هیستریزیس و برای حلقه خارجی از کنترل‌کننده PI استفاده شده است. در [۱۶] با استفاده از تبدیل پارک به دلیل سه‌فاز بودن سیستم مراجع جریان ساخته می‌شود و در حلقه داخلی با کنترل‌کننده هیستریزیس جریان ورودی

کنترل می‌شود هم‌چنین برای حلقه داخلی از کنترل‌کننده PI استفاده شده است. در [۱۷] با کاهش دو کلید قدرت و سنسور ولتاژ برای هر دو حلقه از کنترل‌کننده PI برای یکسوکننده تک جهت استفاده شده است. با توجه به اینکه کنترل‌کننده PI مناسب برای ورودی‌های سینوسی نیست به همین دلیل از فیلتر رزونانسی برای کنترل جریان می‌توان استفاده کرد که در [۱۸-۲۰] از این کنترل‌کننده استفاده شده است. اضافه شدن هارمونیک دوم ولتاژ ورودی به ولتاژ خروجی محتمل‌ترین شرایطی است که به وقوع می‌پیوندد برای مقابله با این پدیده می‌توان از فیلتر RLC برای حذف آن استفاده کرد [۱۹, ۲۱, ۲۲]. برای بهینه‌سازی عملکرد سیستم کنترلی می‌توان از الگوریتم‌های هوشمند از قبیل الگوریتم ژنتیک برای تنظیم ضرایب کنترل‌کننده PI حلقه خارجی نیز استفاده کرد که باعث هماهنگی بیشتر بین دو کنترل‌کننده حلقه خارجی و داخلی می‌شود [۲۳, ۲۴]. با توجه به مراجع بیشترین تحقیقات برای بهبود کیفیت جریان ورودی و ارائه کنترل‌کننده مناسب برای حلقه داخلی انجام گرفته است [۲۵].

۲-۲- روش‌های سنکرون سازی

روش‌های سنکرون سازی را می‌توان در دو دسته بزرگ تقسیم‌بندی کرد. این دو دسته روش‌های حلقه باز و حلقه بسته هستند.

در روش حلقه باز اطلاعات به‌صورت مستقیم از فیلترگذاری بر روی ورودی تخمین زده می‌شود. از روش‌های کنترل حلقه باز می‌توان به فیلترهای کالمن گسترش‌یافته (EKF_s^1)، فیلترهای بردار فضایی (SVF_s^2)، الگوریتم تخمین حداقل مربعات وزن‌دار ($WLSE^3$)، حذف سیگنال تأخیر پیاپی

¹ extended Kalman filters (EKF_s)

² space vector filters (SVF_s)

³ weighted least-squares estimation algorithms (WLSE)

(CDSC^۱) و فیلترهای میانگین متحرک (MAFs^۲) نام برد.

این روش‌ها همیشه پایدارند و عملکرد خوبی دارند اما اگر فرکانس ورودی تغییر کند عملکرد نامناسبی از خود نشان می‌دهند زیرا فیلترها برای فرکانس خاصی تنظیم می‌شوند و در دیگر فرکانس‌ها کاربردی ندارند

در روش حلقه بسته یک سیگنال خطا انتخاب می‌شود که باید صفر شود و به دو دسته کلی حلقه قفل فاز و حلقه قفل فرکانس تقسیم می‌شود. در حلقه قفل فاز سیگنال خطا با مقایسه میزان مرجع و تخمین زده شده فاز ساخته می‌شود و در حلقه قفل فرکانس این سیگنال برای فرکانس شبکه ساخته می‌شود [۲۶].

۲-۲-۱- علت استفاده از PLL

رابط بین منابع تولید پراکنده و شبکه قدرت، مبدل‌های الکترونیک قدرت می‌باشند. برای سنکرون شدن با شبکه قدرت نیاز به رعایت چهار پیش‌نیاز است. این پیش‌نیازها عبارت‌اند از: سطح ولتاژ برابر، توالی ولتاژ یکسان، فرکانس برابر و هم‌فاز بودن ولتاژ.

برای اندازه‌گیری اطلاعات بالا نیاز است که سیستمی باشد تا آن‌ها را تشخیص دهد و مبدل برای سنکرون سازی با شبکه کنترل شود. مهم‌ترین بخش اطلاعات زاویه فاز ولتاژها در دو طرف است که جهت شارش توان را مشخص می‌کند.

سیگنال‌ها در سیستم توان AC به صورت سینوسی و با فرکانس ω_n ثابت فرض می‌شوند اما دو تفاوت عمده در عمل وجود دارد که عبارت‌اند از:

۱- اعوجاج سیگنال به فرم اختلالات گذرا، زیرهارمونیک‌ها، هارمونیک‌ها و نویز وجود دارد.

اعوجاج به‌طور کلی به‌وسیله‌ی اجزای غیرخطی سیستم به وجود می‌آید.

¹ cascaded delayed signal cancellation(CDSC)

² moving average filters (MAFs)

۲- فرکانس دقیقاً ω_n نیست؛ چون شرایط تولید و مصرف پیوسته در حال تغییر است و تغییرات میزان انرژی مصرفی زیاد و ناگهانی باعث تغییرات گذرا در مقدار فرکانس می‌شود.

برای رفع مشکل اول می‌توان از فیلترهای خطی استفاده کرد اما با توجه به مشکل دوم که باعث تغییر اطلاعات زاویه فاز می‌شود مشکل‌ساز است و اعوجاج‌ها در حالتی به‌خوبی جبران می‌شوند که فرکانس دقیقاً مشخص باشد.

PLL با استفاده از عملگرهای غیرخطی با یک ساختار ساده و مقاوم هر دو مشکل را با هم برطرف می‌کند. PLL در یک حلقه‌ی پایین گذر که اعوجاجات را حذف می‌کند، زاویه فاز را تشخیص می‌دهد و شیفت فاز و یا انحراف فازی با توجه به تغییرات فرکانس ندارد [۲۷].

۲-۲-۲ ساختار کلی PLL


وظیفه‌ی یک PLL اندازه‌گیری سه پارامتر دامنه، فرکانس و زاویه یک سیگنال سینوسی است [۲۸]. ساختار کلی یک PLL تک‌فاز شامل سه بخش است که در شکل (۲-۱۱) نشان داده شده است. ابتدا سیگنال موردنظر وارد بخش تشخیص‌دهنده فاز (PD^1) می‌شود. خروجی این بخش مقدار خطای زاویه فاز است. این خطا از مقایسه مقدار تخمین زده شده با مقدار واقعی است. پس از محاسبه مقدار خطا، سیگنال خطا وارد بخش فیلتر حلقه (LF^2) می‌شود در این بخش سیگنال خطا فیلتر می‌شود و مقدار خطای خالص به دست می‌آید زیرا سیگنال خطا شامل نویز و ریبیل‌های فرکانس بالا است. خروجی بخش فیلتر حلقه وارد بخش نوسان کنترل ولتاژ (VCO^3) می‌شود که در آن مقدار فرکانس و زاویه محاسبه می‌شود. در بیشتر کاربردها برای سنکرون کردن نیاز به اطلاعات آرگومان سیگنال سینوسی است؛ اما در بعضی از موارد اندازه دامنه نیز مورد نیاز است. برای این منظور با اضافه

¹ Phase Detector

² Loop Filter

³ Voltage Control Osillator

کردن یکسری از محاسبات در بخش تشخیص‌دهنده فاز که در ادامه مفصل ارائه خواهد شد اندازه دامنه سیگنال ورودی نیز تخمین زده می‌شود.



شکل (۲-۱۱): ساختار کلی یک PLL تک‌فاز [۲۹]

بخش تشخیص‌دهنده فاز یکی از مهم‌ترین بخش‌های یک PLL است که ساختار اصلی PLL با آن شناخته می‌شود؛ و این بخش در ساختار سه‌فاز و تک‌فاز تفاوت عمده‌ای دارد در ادامه ساختارهای مختلف بخش تشخیص‌دهنده فاز تک‌فاز به‌طور اجمالی بررسی شده است.

۲-۲-۳- انواع ساختارهای مختلف PLL

PLL ها را می‌توان به دو دسته کلی از لحاظ نوع ساختار بلوک بخش تشخیص‌دهنده فاز تقسیم کرد [۳۰]. دسته اول خطای فاز را بدون استفاده از بردار چرخشی به دست می‌آورد که در سال ۲۰۰۲ میلادی ارائه شده است [۳۱]. این ساختار با نام $EPLL^1$ شناخته شده است و برای شناسایی از بردارهای چرخشی d و q استفاده نمی‌کند در صورتی که دسته دوم از بردارهای چرخشی استفاده می‌کنند [۲۷]. دسته دوم در سال ۲۰۰۰ میلادی ارائه شده است که از بردارهای چرخشی در ساختار بخش تشخیص‌دهنده فاز استفاده می‌شود [۳۲]. دسته دوم محبوب‌ترین نوع ساختار شناخته شده است که تاکنون برای بهبود ساختار و عملکرد آن تلاش‌های زیادی شده است. این ساختار با نام $SRF PLL^2$ شناخته شده است. در ادامه به‌طور اجمالی ساختار دسته اول PLL ها بررسی شده است.

¹ Enhanced PLL

² Synchronous reference frame PLL

۲-۳-۱-۲ ساختار EPLL


ساختار EPLL تک فاز در شکل (۲-۱۲) نشان داده شده است. از ویژگی‌های بارز این PLL

می‌توان به موارد زیر اشاره کرد:

۱- حذف ریپل با فرکانس دو برابر از مقدار فاز و فرکانس تخمین زده شده

۲- تخمین دامنه سیگنال ورودی

۳- فراهم کردن سیگنال فیلتر شده



شکل (۲-۱۲): ساختار EPLL معرفی شده

در شکل بالا μ_1 ، 2μ و 3μ ضرایب ثابت می‌باشند. همان‌طور که در شکل (۲-۱۲) نشان داده شده

است EPLL از دو بخش تشکیل شده است. بخش PLL که ساختار استاندارد PLL است فاز و فرکانس

سیگنال ورودی را تخمین می‌زند؛ و بخش بعدی دامنه سیگنال را تخمین می‌زند. اگر فرض شود

سیگنال ورودی سینوسی باشد روابط زیر می‌تواند عملکرد این ساختار را توضیح دهد.

$$u = U_i \sin \phi_i \quad (۸-۲)$$

$$y = U_o \sin \phi_o \quad (۹-۲)$$

$$e = u - y \quad (10-2)$$

$$\begin{aligned} z &= e \cos \phi_o = (U_i \sin \phi_i - U_o \sin \phi_o) \cos \phi_o \\ &= \frac{U_i}{2} \sin(\phi_i - \phi_o) + \frac{U_i}{2} \sin(\phi_i + \phi_o) - \frac{U_o}{2} \sin(2\phi_o) \end{aligned} \quad (11-2)$$

$$\begin{aligned} x &= e \sin \phi_o = (U_i \sin \phi_i - U_o \sin \phi_o) \sin \phi_o \\ &= \frac{U_i}{2} \cos(\phi_i - \phi_o) - \frac{U_o}{2} + \frac{U_o}{2} \cos(2\phi_o) - \frac{U_i}{2} \cos(\phi_i + \phi_o) \end{aligned} \quad (12-2)$$

در معادلات بالا u و y به ترتیب سیگنال ورودی و سیگنال تخمین زده‌شده، U_o و U_i مقادیر دامنه سیگنال ورودی و تخمین زده‌شده، ϕ_o و ϕ_i مقادیر فاز سیگنال ورودی و سیگنال تخمین زده‌شده، e مقدار خطا و z خروجی بلوک بخش تشخیص‌دهنده فاز است.

در حالت پایدار دامنه و فاز سیگنال ورودی u و سیگنال y با هم برابرند و مقدار خطا e صفر است و EPLL به درستی کار می‌کند. دو جمله سمت راست رابطه (۱۱-۲) و رابطه (۱۲-۲) شامل جملات فرکانس دو برابر است که زمانی که سیستم به حالت پایدار می‌رسد صفر می‌شود؛ یعنی در این ساختار جملات فرکانسی دو برابر که از مهم‌ترین مشکلات مربوط به PLL تک‌فاز است در حالت پایدار حذف می‌شوند [۲۷].

تقریباً بیشتر مباحث مربوط به PLL در این ساختار بررسی شده است و بیشتر مشکلات پیش رو برای طراحی PLL نیز رفع شده است. از مزیت‌های این ساختار ردیابی دقیق سیگنال ورودی در اثر تغییرات دامنه، فرکانس و فاز ورودی آن است؛ اما با توجه به ویژگی‌ها و مزیت‌ها، این ساختار دارای معایبی نیز هست که استفاده آن را محدود می‌کند. از معایب این ساختار می‌توان به طولانی بودن زمان سنکرون شدن و ساختار پیچیده آن اشاره کرد.

۲-۲-۳-۲- ساختار قاب مرجع گردان

این نوع ساختار شامل سه بخش کلی معرفی شده برای PLL است. تفاوت عملکرد این ساختار با ساختار بدون قاب مرجع گردان در بخش تشخیص دهنده فاز است. عملکرد بخش تشخیص دهنده فاز به این صورت است که ابتدا از سیگنال سینوسی ورودی یک سیگنال متعامد ساخته می‌شود سپس دو سیگنال ورودی و سیگنال متعامد ساخته شده با تبدیل پارک به دو سیگنال در راستای محور q و محور d تبدیل می‌شود. سیگنال تبدیل یافته در راستای محور q نشان دهنده مقدار خطای فاز است؛ و سیگنال تبدیل یافته در راستای محور d شامل اطلاعاتی از دامنه سیگنال ورودی است. در ادامه عملکرد بخش تشخیص دهنده فاز با استفاده از روابط نشان داده شده است.

اگر سیگنال ورودی یک سینوسی مطابق رابطه (۲-۱۳) فرض شود سیگنال متعامد با آن مطابق رابطه (۲-۱۴) خواهد بود.

$$x_{\alpha} = V \sin(\omega t + \varphi) \quad (2-13)$$

$$x_{\beta} = V \cos(\omega t + \varphi) \quad (2-14)$$

مطابق با رابطه (۲-۱۵) سیگنال ورودی به همراه سیگنال متعامدش با ماتریس تبدیل پارک به دو سیگنال در راستای محورهای d و q تبدیل می‌شود

$$\begin{bmatrix} x_d \\ x_q \end{bmatrix} = \begin{bmatrix} \sin \hat{\theta} & \cos \hat{\theta} \\ \cos \hat{\theta} & -\sin \hat{\theta} \end{bmatrix} \begin{bmatrix} x_{\alpha} \\ x_{\beta} \end{bmatrix} \quad (2-15)$$

که در رابطه (۲-۱۵)، زاویه فاز اندازه‌گیری شده یا به عبارتی خروجی بلوک VCO است. با فرضیات رابطه (۲-۱۶) حاصل عبارت (۲-۱۵) به صورت ساده مطابق رابطه (۲-۱۷) به دست می‌آید.


$$\hat{\theta} = \hat{\omega}t + \hat{\varphi} = (\omega + \Delta\omega)t + (\varphi + \Delta\varphi) \quad (2-16)$$

$$\begin{bmatrix} x_d \\ x_q \end{bmatrix} = \begin{bmatrix} V \cos(\Delta\omega t + \Delta\varphi) \\ V \sin(\Delta\omega t + \Delta\varphi) \end{bmatrix} \quad (17-2)$$


در رابطه (۱۶-۲) $\Delta\omega$ و $\Delta\varphi$ مقادیر خطای فرکانس زاویه‌ای و فاز از میزان واقعی است. در رابطه (۱۷-۲) روابط سیگنال‌ها در راستای محور d و q برحسب دامنه و خطا است. در حالت دائمی میزان خطا صفر است پس سیگنال در راستای محور q که ورودی بخش فیلتر حلقه است باید صفر باشد که طبق رابطه با صفر شدن مقدار خطا آرگومان تابع سینوسی صفر می‌شود و مقدار x_q صفر می‌شود. رابطه ساده‌شده در راستای محور d ، زمانی که خطا به صفر می‌رسد، با دامنه سیگنال ورودی برابر می‌شود؛ که در بعضی از کاربردها که نیاز به دامنه سیگنال ورودی است از این رابطه استفاده می‌شود. با توجه به شرایط مختلف، رفتارهای متفاوتی از PLLها انتظار می‌رود. این شرایط مختلف باعث ایجاد ساختارهای مختلف برای PLLها می‌شود. از مهم‌ترین شاخص‌ها برای بررسی رفتار PLLها با ساختار قاب مرجع گردان سرعت پاسخ، پایداری و کیفیت سیگنال‌های متعامد است

دو نمونه از انواع پرکاربرد ساختارهای PLL با قاب مرجع گردان، ساختارهای Park و SOGI¹ می‌باشند که در شکل (۱۳-۲) و شکل (۱۴-۲) ساختارهایشان نشان داده شده است. هرچند که این PLLها به لحاظ ظاهری، در بخش تشخیص‌دهنده فاز ساختاری متفاوت با هم دارند اما با توجه به روابط معادل بخش تشخیص‌دهنده فاز آنها رفتاری مشابه به هم دارند و روابط تابع تبدیل آنها با هم برابرند [۲۹].


¹ Second-Order Generalized Integrator PLL



شکل (۲-۱۳): ساختار کلی Park-PLL شامل تمامی بخش‌ها [۲۹]



(الف)



(ب)

شکل (۲-۱۴): ساختار SOGI-PLL (الف) ساختار کلی شامل تمامی بخش‌ها (ب) ساختار بخش تشخیص دهنده فاز [۲۹]

در این دو ساختار برای سیگنال ورودی یک سیگنال متعامد ساخته می‌شود. سیگنال‌های متعامد با تبدیل پارک به قاب مرجع گردان تبدیل می‌شوند. مقدار تبدیل یافته در راستای محور q قاب گردان به‌عنوان خطا استفاده می‌شود و وارد بخش‌های بعدی می‌شود.

آنچه تا اینجا بررسی شد ساختارها و روش‌های مشهور و پرکاربرد برای سنکرون سازی است اما ساختارهای PLL محدود به ساختارهای معرفی شده نمی‌شود. با توجه به اهمیت سنکرون سازی و

کارآمد بودن SRF PLL روش‌های مختلفی برای بهبود عملکرد آن به کار بسته شده است. قسمت‌های قابل تغییر برای بهبود عملکرد این ساختار قسمت ساختن سیگنال متعامد و فیلتر کردن سیگنال هستند. در ادامه روش‌های مختلف برای بهبود عملکرد این دو قسمت بررسی شده است.

روش‌های ساختن سیگنال متعامد با سیگنال ورودی

برای کاربردهای مختلف نیاز به عملکردهای متفاوتی از PLL است. یکی از قسمت‌های تأثیرگذار بر سرعت و پایداری PLL، قسمت ساختن سیگنال متعامد (OSG¹) است. بیشترین توجه طراحان PLL بر روی این قسمت است و تاکنون روش‌های مختلفی برای ساختن سیگنال متعامد با سیگنال ورودی با توجه به کاربردهای مختلف پیشنهاد شده است. از انواع مختلف PLL‌های با قاب مرجع گردان می‌توان به Delay-PLL، Deri-PLL، DOEC-PLL، TPFA-PLL، Park-PLL و SOGI-PLL اشاره کرد [۳۳]. در ادامه به‌طور مختصر عملکرد این ساختارها توضیح داده شده است.

Delay-PLL: این نوع PLL همان ساختار معمول را دارد که سیگنال متعامد را با تأخیر سیگنال ورودی به اندازه یک‌چهارم سیکل می‌سازد. این PLL از ویژگی‌های سیگنال‌های سینوسی استفاده می‌کند زیرا سیگنال متعامد یک سیگنال سینوسی نیز یک سیگنال سینوسی با تفاوت در مقدار آرگومان آن است. این تفاوت مقدار آرگومان به اندازه $\frac{\pi}{2}$ است که با تأخیر یک‌چهارم سیکل نیز به دست می‌آید.

Deri-PLL: این PLL از سیگنال ورودی مشتق می‌گیرد و از این خاصیت توابع سینوسی که مشتق یک تابع سینوسی یک تابع سینوسی و متعامد با آن است استفاده می‌کند.

DOEC-PLL: در این روش سیگنال متعامد را تبدیل معکوس پارک می‌سازد [۳۴].

Park-PLL: در این ساختار سیگنال ورودی به همراه سیگنال متعامد خروجی بخش تشخیص‌دهنده فاز ورودی‌های بلوک تبدیل پارک هستند. دو سیگنال تبدیل یافته بعد از فیلتر شدن

¹ Orthogonal Signal Generation

وارد بلوک تبدیل معکوس پارک می‌شوند و سیگنال‌های متعامد ساخته می‌شوند.

TPFA-PLL: این ساختار شباهت بسیار زیادی به ساختار Park-PLL دارد. در این ساختار از ماتریس تبدیل پارک سه‌فاز به دو فاز استفاده می‌شود. فاز a سیگنال ورودی است و دو فاز دیگر صفر مقداردهی می‌شوند. بعد از عبور سیگنال‌های تبدیل یافته از فیلتر وارد بلوک تبدیل معکوس SOGI-PLL: این ساختار ضمن عبور سیگنال ورودی از دو فیلتر دو سیگنال در خروجی تولید می‌کند که با هم متعامد هستند. توابع تبدیل این دو فیلتر به گونه‌ای است یک سیگنال مشتق سیگنال دیگری است به عبارت دیگر ضمن مشتق‌گیری از سیگنال ورودی برای تولید سیگنال متعامد هر دو سیگنال نیز با فیلترهای مرتبه دو نیز فیلتر هم می‌شوند.

هرچند که روش‌های بالا همه‌ی روش‌های ساخت سیگنال متعامد نیستند اما بقیه روش‌های موجود نیز عملکردی مشابه با این روش‌ها دارند.

۲-۲-۳- بخش فیلتر حلقه^۱

این بخش از PLL وظیفه فیلتر کردن سیگنال خطای خروجی بخش تشخیص‌دهنده فاز را دارد و بسته به نوع ساختار بخش تشخیص‌دهنده فاز فیلترهای مختلفی در این بخش استفاده می‌شوند. به‌طور مثال اگر در بخش تشخیص‌دهنده فاز از واحد مشتق‌گیر استفاده شود نویزهای فرکانس بالا در این بخش دامنه بزرگی دارند و اولویت فیلترگذاری باید حذف نویزهای فرکانس بالا باشد. با توجه به مقالات ارائه‌شده در رابطه با این موضوع تاکنون سه نوع فیلتر برای این بخش مورد استفاده قرار گرفته است. این فیلترها عبارت‌اند از: فیلترهای میانگین متحرک (MAFs)، فیلترهای پایین‌گذر (LPFs^۲) و روش حذف سیگنال تأخیر یافته (DSC).

^۱ Loop Filter

^۲ Low Pass Filter

۲-۳-۴- بخش نوسان ساز کنترل شده با ولتاژ^۱

در این بخش خروجی بخش فیلتر حلقه که مقدار خطای فرکانس است با مقدار فرکانس زاویه‌ای نامی جمع می‌شود و فرکانس زاویه‌ای به دست می‌آید. از فرکانس زاویه‌ای محاسبه‌شده انتگرال‌گیری می‌شود و زاویه محاسبه می‌شود.

فیلترهای میانگین متحرک

از بخش‌های تأثیرگذار بر روی عملکرد PLL بخش فیلتر حلقه است. در این بخش اغلب فرکانس دو برابر سیگنال مرجع فیلتر می‌شود. در بیشتر ساختارها در این بخش یک کنترل‌کننده PI قرار می‌گیرد. در بعضی از ساختارها هم LPF مرتبه اول یا بالاتر قرار می‌گیرد. این ساختارها برای فیلتر حلقه، سرعت کلی PLL را با توجه به پهنای باندشان کم می‌کنند.

MAF فیلتری است که اگر شرایط مشخصی فراهم شود می‌تواند به‌عنوان یک LPF ایده آل عمل کند. MAFs یکی از محبوب‌ترین و پرکاربردترین روش‌ها با توجه به حجم محاسباتی کم، دیجیتال‌سازی ساده و مؤثر بودن است. از ویژگی‌های بارز این فیلتر حذف آفست DC است که بردهای سنسور می‌توانند به سیگنال اندازه‌گیری شده اضافه کنند [۳۵]. اگر ورودی یک MAF، $x(t)$ و خروجی آن $\bar{x}(t)$ باشد، خروجی از رابطه (۱۸-۲) محاسبه می‌شود.

$$\bar{x}(t) = \frac{1}{T_w} \int_{t-T_w}^t x(\tau) d\tau \quad (18-2)$$

در رابطه (۱۸-۲) T_w طول پنجره نامیده می‌شود. رابطه (۱۸-۲) تعریف MAF در حوزه زمان پیوسته است. تابع تبدیل این فیلتر در رابطه (۱۹-۲) تعریف می‌شود.

$$G_{MAF}(s) = \frac{\bar{x}(s)}{x(s)} = \frac{1 - e^{-T_w s}}{T_w s} \quad (19-2)$$

^۱ Voltage Control Osilator

برای پیاده‌سازی این فیلتر باید تابع تبدیل آن دیجیتال‌سازی شود. برای دیجیتال‌سازی با توجه به فرکانس نمونه‌برداری طول پنجره از رابطه (۲۰-۲) به دست می‌آید. با توجه به تعریف طول پنجره در حوزه زمان گسسته خروجی تابع تبدیل MAF به صورت دیجیتال در رابطه (۲۱-۲) تعریف می‌شود.

$$T_{\omega} = NT_s \quad (20-2)$$

$$\begin{aligned} \overline{X}(z) &= G_{MAF}(z)X(z) \\ &= \frac{1}{N}(X(z) + z^{-1}X(z) + \dots + z^{-(N-1)}X(z)) \\ &= \left(\frac{1}{N} \sum_{i=0}^{N-1} z^{-i}\right)X(z) \\ &= \frac{1}{N} \frac{1 - z^{-N}}{1 - z^{-1}} X(z) \end{aligned} \quad (21-2)$$

در رابطه (۲۰-۲) N طول پنجره را مشخص می‌کند [۲۶].

در فصل بعد ملاحظات مربوط به طراحی یکسوکننده PWM تک‌فاز شامل المان‌های مداری و کنترل کننده مناسب بررسی می‌شود و همچنین ساختار PLL مناسب با توجه به تنوع ساختارها ارائه می‌شود.

فصل ۳:

طراحی المان‌های مداری به همراه

کنترل‌کننده و PLL پیشنهادی

۳-۱- مقدمه فصل


در این فصل ابتدا ساختار یکسوکننده PWM تک‌فاز مورد بررسی قرار گرفته است و رابطه تعیین‌کننده مقادیر سلف و خازن بر اساس توان انتقالی و میزان ریپل ولتاژ خروجی به‌دست می‌آید. پس از به‌دست آوردن مقادیر المان‌ها، یکسوکننده PWM تک‌فاز مدلسازی می‌شود. با توجه به مدل به‌دست آمده برای مبدل، سیستم مورد نظر غیر خطی و متغیر با زمان با عدم قطعیت‌های مشخص می‌باشد که برای کنترل جریان ورودی و ولتاژ خروجی کنترل‌کننده مناسب ارائه می‌شود. در پایان این فصل نیز ساختار پیشنهادی برای PLL نیز ارائه شده است.

۳-۲- طراحی المان‌ها


۳-۲-۱- طراحی سلف ورودی

یکسوکننده تک‌فاز PWM شامل چهار IGBT متصل به‌صورت پل است که در شکل (۳-۱) نشان داده شده است [۲].

ورودی یکسوکننده تک‌فاز PWM نشان داده شده در شکل (۳-۱) از طریق یک سلف سری به شبکه سراسری متصل شده است. خروجی این مبدل متصل به فیلتر خازنی برای کاهش نوسانات ولتاژ



شکل (۳-۱): مبدل تمام پل بوست تک‌فاز



شکل (۲-۳): دیاگرام فازوری ولتاژ و جریان شبکه (الف) در حالت کلی (ب) در حالت هم‌فاز بودن ولتاژ و جریان شبکه [۳۶]

خروجی و بار است. از آنجا که زاویه فاز جریان ورودی یکی از پارامترهای مهم در یکسوکننده تمام پل بوست تک‌فاز است و جهت مبادله توان راکتیو مبادله شده بین شبکه و مبدل را تعیین می‌کند؛ باید وضعیت ولتاژ و جریان شبکه و ولتاژ ورودی مبدل نسبت به هم تعیین گردد. در شکل (۲-۳) دیاگرام فازوری ولتاژ و جریان شبکه نسبت به هم نشان داده شده است.

در شکل (۲-۳) الف-وضعیت کلی ولتاژ و جریان شبکه و ولتاژ ورودی مبدل که از جمع برداری ولتاژ شبکه و ولتاژ دو سر سلف حاصل می‌گردد نشان داده شده است. برای افزایش ضریب قدرت در روش‌های کنترلی برای یکسوکننده تک‌فاز PWM از وضعیت ولتاژ و جریان هم‌فاز شبکه استفاده شده است. در شکل (۲-۳) ب-دیاگرام فازوری ولتاژ و جریان در حالت هم‌فاز نشان داده شده است که ایده‌آل برای یکسوکننده است و کنترل‌کننده برای این هدف طراحی می‌شود.

با فرض ایده‌آل بودن ولتاژ شبکه (ولتاژ شبکه سینوسی و بدون هارمونیک باشد)، فرکانس زاویه‌ای ولتاژ شبکه با فرکانس مؤلفه اصلی ولتاژ ورودی مبدل برابر و مساوی ω است؛ بنابراین با توجه به پارامترهای نشان داده شده در شکل (۲-۳) اندازه توان انتقالی از شبکه به مبدل مطابق (۱-۳) خواهد بود [۳۶].

$$P = V_s I_s \cos(\varphi) = \frac{V_s V_r}{X_s} \sin(\delta) \quad (۱-۳)$$

در (۱-۳) P توان اکتیو انتقالی از شبکه به مبدل، V_s دامنه مؤثر ولتاژ شبکه، I_s دامنه مؤثر جریان سلف (شبکه)، φ اختلاف فاز بین ولتاژ و جریان شبکه، V_r دامنه ولتاژ ورودی مبدل، δ اختلاف

زاویه بین ولتاژ شبکه و ولتاژ ورودی مبدل، X_s راکتانس سلف ورودی مبدل است. با توجه به (۱-۳) و دیاگرام فازوری نشان داده‌شده در شکل (۲-۳)-الف، (۲-۳) و (۳-۳) نتیجه می‌شود که ساده‌شده رابطه (۱-۳) است.

$$I_s \cos(\varphi) = \frac{V_r \sin(\delta)}{X_s} \quad (۲-۳)$$

$$I_s \sin(\varphi) = \frac{V_s - V_r \cos(\delta)}{X_s} \quad (۳-۳)$$

در صورتی که مطابق شکل (۲-۳)-ب ولتاژ و جریان شبکه هم‌فاز باشد، می‌توان روابط (۳-۴) تا (۷-۳) را به دست آورد [۳۷].

$$X_s I_s = V_r \sin(\delta) \quad (۴-۳)$$

$$V_s = V_r \cos(\delta) \quad (۵-۳)$$

$$V_r^2 = V_s^2 + V_L^2 \quad (۶-۳)$$

$$P = V_s I_s \quad (۷-۳)$$

که در (۶-۳) V_L دامنه مؤثر ولتاژ دو سر سلف ورودی است. در (۷-۳) مقدار I_s با مشخص بودن ولتاژ شبکه تعیین می‌شود و با تعیین مقدار δ از (۴-۳) و (۵-۳) مقدار سلف تعیین می‌گردد. هر چه اندازه سلف ورودی بزرگ‌تر باشد ریپل جریان کاهش می‌یابد؛ اما افزایش اندازه سلف ورودی باعث کاهش میزان توان انتقالی به مبدل می‌گردد. از طرفی در صورتی که اندازه سلف ورودی کوچک باشد ریپل جریان افزایش خواهد یافت. مقدار بیشینه سلف نباید میزان توان انتقالی به شبکه را محدود سازد از این رو با توجه به (۶-۳) و (۷-۳) بیشینه مقدار سلف با نامساوی (۸-۳) محدود می‌گردد [۳۶، ۳۸].

$$\frac{\sqrt{V_r^2 - V_s^2}}{\omega I_s} > L \quad (۸-۳)$$

۳-۲-۲- طراحی خازن خروجی

با فرض سینوسی خالص بودن شکل موج ولتاژ شبکه و با در نظر گرفتن مؤلفه‌ی اصلی ولتاژ ورودی مبدل و جریان شبکه که در روابط (۳-۹) و (۳-۱۰) تعریف شده‌اند؛ رابطه توان جذب شده از شبکه از رابطه (۳-۱۱) به دست می‌آید [۳۹].

$$v_s(t) = \sqrt{2}V_{s,m} \sin(\omega t) \quad (۹-۳)$$

$$i_s(t) = \sqrt{2}I_{s,m} \sin(\omega t - \varphi) \quad (۱۰-۳)$$

$$p_s(t) = V_s I_s \cos(\varphi) - V_s I_s \cos(2\omega t - \varphi) \quad (۱۱-۳)$$

رابطه توان لحظه‌ای سلف نیز از رابطه زیر به دست می‌آید

$$p_L(t) = v_L(t)i_s(t) = L \frac{di_s(t)}{dt} i_s(t) = \omega L I_s^2 \sin(2\omega t - 2\varphi) \quad (۱۲-۳)$$

و توانی را که مبدل دریافت می‌کند برابر است با:

$$p_c(t) = p_s(t) - p_L(t) = V_s I_s \cos(\theta) - V_s I_s \cos(2\omega t - \varphi) - \omega L I_s^2 \sin(2\omega t - 2\varphi) \quad (۱۳-۳)$$

این رابطه شامل دو بخش است. بخشی که ثابت است توان متوسط نامیده می‌شود و بخش دیگر که نسبت به زمان متغیر است. توان متوسط توسط بار جذب می‌شود؛ و توان متغیر مربوط به خازن خروجی است. توان متغیر بین شبکه و مبدل نوسان می‌کند و به صورت موقت در خازن ذخیره می‌شود. خازن خروجی بر اساس همین توان متغیر طراحی می‌شود. در روابط (۳-۱۴) و (۳-۱۵) این دو بخش از هم مجزا شده‌اند [۴۰].

$$P_{ave} = V_s I_s \cos(\varphi) \quad (14-3)$$

$$p_{ripple}(t) = -V_s I_s \cos(2\omega t - \varphi) - \omega L I_s^2 \sin(2\omega t - 2\varphi) \quad (15-3)$$

رابطه (۱۴-۳) توان متوسط و رابطه (۱۵-۳) توان متغیر را تعریف می‌کند.

رابطه توان متغیر را می‌توان به صورت یک تابع سینوسی نیز نوشت که در رابطه (۱۶-۳) آمده

است.

$$p_{ripple}(t) = P_{ripple} \cos(2\omega t + \beta) \quad (16-3)$$

این رابطه را نیز می‌توان برحسب توان ظاهری و توان راکتیو با تعاریف زیر نیز به دست آورد [۴۱]

$$S = V_s I_s \quad (17-3)$$

$$Q_s = V_s I_s \sin(\varphi) \quad (18-3)$$

$$P_{ripple} = \sqrt{S^2 + \left(\omega L \frac{S^2}{V_s^2}\right)^2 - 2\omega L \frac{S^2}{V_s^2} Q_s} \quad (19-3)$$

$$\beta = \tan^{-1} \left(\frac{V_s I_s \sin(\varphi) + \omega L I_s^2 \cos(2\varphi)}{-V_s I_s \cos(\varphi) + \omega L I_s^2 \sin(2\varphi)} \right) \quad (20-3)$$

رابطه (۱۷-۳) مربوط به توان ظاهری است که برحسب مقادیر rms ولتاژ شبکه و جریان ورودی

است. همچنین رابطه (۱۸-۳) توان راکتیو را بیان می‌کند. رابطه (۱۹-۳) دامنه تابع سینوسی توان

متغیر که در رابطه (۱۶-۳) معرفی شد را به دست می‌آورد. رابطه (۲۰-۳) نیز زاویه تابع سینوسی را

به دست می‌آورد.

برای تعیین ظرفیت خازن از رابطه انرژی ذخیره شده خازن می‌توان استفاده کرد. برای این منظور

از رابطه توان متغیر خازن انتگرال گیری می‌شود تا انرژی ذخیره شده آن محاسبه شود.

$$E_{ripple} = \int_{t_{min}}^{t_{max}} |p_{ripple}(t)| dt = \frac{1}{\omega} \sqrt{S^2 + \left(\omega L \frac{S^2}{V_s^2}\right)^2 - 2\omega L \frac{S^2}{V_s^2} Q_s} \quad (21-3)$$

$$E_{ripple} = \frac{1}{2} C_{dc} (V_{dc,max}^2 - V_{dc,min}^2) \quad (22-3)$$

در رابطه (۲۱-۳) انرژی ذخیره‌شده در خازن محاسبه می‌شود و رابطه (۲۲-۳) رابطه کلی برای محاسبه انرژی ذخیره‌شده خازن است. رابطه (۲۲-۳) را می‌توان به صورت رابطه (۲۳-۳) نوشت که هم‌زمان از تعاریف ΔV_{dc} و V_{dc} استفاده شده است. با ساده‌سازی رابطه (۲۴-۳) به دست می‌آید.

$$E_{ripple} = C_{dc} (V_{dc,max} - V_{dc,min}) \left(\frac{V_{dc,max} + V_{dc,min}}{2} \right) \quad (23-3)$$

$$E_{ripple} = C_{dc} \cdot \Delta V_{dc} \cdot V_{dc} \quad (24-3)$$

با توجه به روابط (۲۱-۳) و (۲۴-۳) رابطه (۲۵-۳) به دست می‌آید. در این رابطه ظرفیت خازن خروجی برحسب توان ظاهری، توان راکتیو، فرکانس شبکه، دامنه ولتاژ ورودی و خروجی، تغییرات ولتاژ مجاز خروجی و اندازه سلف ورودی به دست می‌آید. نکته مهم در طراحی خازن به این روش محاسبه خازن به صورت تابعی از اندازه سلف ورودی است. با این روش طراحی فیلترها به هم وابسته بوده و عملکرد مبدل را بهبود می‌بخشد.

مطابق (۲۵-۳) برای طراحی خازن از ریپل انرژی مورد نیاز برای تأمین توان بار در صورتی که ولتاژ و جریان شبکه هم‌فاز نباشند استفاده می‌شود [۴۲].

$$C = \frac{\sqrt{S^2 + \left(\omega L \frac{S^2}{V_s^2}\right)^2 - 2\omega L \frac{S^2}{V_s^2} Q_s}}{\omega \Delta V_{dc} V_{dc}} \quad (25-3)$$


در (۲۵-۳) S اندازه توان ظاهری، Q_s توان راکتیو، V_{dc} ولتاژ DC خروجی، ΔV_{dc} میزان ریپل ولتاژ خروجی است.

پس از به دست آوردن مقادیر المان‌های مداری، طراحی کنترل‌کننده بخش بعدی طراحی مبدل است.

۳-۳- کنترل‌کننده پیشنهادی بر پایه کنترل مد لغزشی

۳-۳-۱- مدل‌سازی یکسوکننده PWM تک‌فاز با بار مقاومتی

در ابتدای طراحی کنترل‌کننده برای یکسوکننده PWM تک‌فاز، سیستم باید مدل‌سازی شود. همان‌طور که در شکل (۳-۳) مشاهده می‌شود متغیرهای حالت سیستم جریان سلف ورودی و ولتاژ خازن خروجی می‌باشند. با استفاده از KVL و KCL مناسب معادلات حالت سیستم طبق رابطه (۳-۲۶) به دست می‌آیند (مدل کلیدزنی) [۴۳]؛ که در این رابطه u تابع کلید زنی است که وضعیت کلیدها را مشخص می‌کند و در رابطه (۳-۲۷) آمده است. در انتهای این بخش روش به دست آوردن این تابع توضیح داده شده است. رابطه (۳-۲۶) مدل سیگنال بزرگ یکسوکننده PWM تک‌فاز است که مدار معادل آن نیز در شکل (۳-۴) نشان داده شده است. از رابطه (۳-۲۶) می‌توان فهمید که سیستم موردنظر یک سیستم غیرخطی متغیر با زمان است. هم‌چنین مدل میانگین سیستم مورد نظر در رابطه (۳-۲۸) آمده است. بسیاری از روش‌های کنترلی مدل سیستم را حول نقطه کار خطی سازی می‌کنند و سپس برای سیستم خطی سازی شده کنترل‌کننده طراحی می‌کنند [۴۴]؛ اما در سیستم موردنظر نقطه کار نسبت به زمان تغییر می‌کند و حساسیت بر روی جریان ورودی بیشتر است. برای این منظور باید از روش‌هایی استفاده کرد که برای کنترل این نوع سیستم‌ها راهکار خوبی ارائه کرده‌اند. یکی از این روش‌هایی که مناسب برای کنترل یکسوکننده PWM تک‌فاز است روش کنترل مد لغزشی است که در ادامه بیشتر توضیح داده می‌شود.




شکل (۳-۳): ساختار یکسوکننده مدل‌سازی شده

$$\begin{cases} \frac{di_s}{dt} = -\frac{1-u}{L} \cdot V_{dc} + q \cdot \frac{V_s}{L} \\ \frac{dV_{dc}}{dt} = \frac{1-u}{C} \cdot i_s - \frac{V_{dc}}{RC} \end{cases} \quad (26-3)$$

$$u = \begin{cases} 1 & \text{an allowed switch : on} \\ 0 & \text{all switches : off} \end{cases} \quad (27-3)$$

$$\begin{cases} \frac{d\bar{i}_s}{dt} = -\frac{1-d}{L} \cdot \bar{V}_{dc} + q \cdot \frac{\bar{V}_s}{L} \\ \frac{d\bar{V}_{dc}}{dt} = \frac{1-d}{C} \cdot \bar{i}_s - \frac{\bar{V}_{dc}}{RC} \end{cases} \quad (28-3)$$



شکل (۳-۴): مدار معادل سیگنال بزرگ یکسوکنده PWM تکفاز

در رابطه (۲۶-۳) q ، برابر است با مقدار یک برای نیم سیکل مثبت ولتاژ ورودی و مقدار منفی یک برای نیم سیکل منفی ولتاژ ورودی. لازم به ذکر است که این ضریب مقدار میانگین ندارد و در مدل میانگین وارد نمی‌شود. برای تعیین تابع کلید زنی باید از جدول حالت‌های مختلف کلید زنی استفاده کرد مشابه آنچه در فصل دوم بیان گردید. با کمی دقت در شکل (۳-۴) مشاهده می‌شود که مبدل بین دو ساختار تغییر می‌کند. پس تابع کلید زنی شامل دو دستور است و باید مقداری را در هر یک از ساختارها داشته باشد تا با استفاده از آن رابطه (۲۶-۳) حاصل شود. ساده‌ترین تابع می‌تواند رابطه (۲۷-۳) باشد. مقدار صفر زمانی که مبدل با ساختار شارژ سلف کار می‌کند و مقدار یک برای زمانی که مبدل با ساختار دشارژ سلف کار می‌کند. زمانی که سلف شارژ می‌شود با توجه به وضعیت‌های مجاز یکی از کلیدها روشن است و زمانی که سلف دشارژ می‌شود تمامی کلیدها خاموش هستند به همین دلیل مقدار یک برای زمانی تعیین می‌شود که یک کلید روشن باشد و صفر برای زمانی که کلیدها خاموش باشند مطابق آنچه در رابطه (۲۷-۳) آورده شده است.

۳-۳-۲- کنترل‌کننده مد لغزشی^۱

از ویژگی‌های بارز کنترل مد لغزشی می‌توان به دقت، مقاومت و پیاده‌سازی و تنظیم پارامترهای آسان آن نام برد. در صورتی که مدل واقعی دارای عدم قطعیت باشد و مدل‌سازی دقت کافی را نداشته باشد و نتواند به خوبی سیستم را توصیف کند، خطی‌سازی برای طراحی کنترل‌کننده خطی به درستی انجام نمی‌شود و عملکرد سیستم حلقه بسته مناسب نخواهد بود اما با کنترل مد لغزشی می‌توان به یک سیستم کنترلی غیرخطی رسید که کنترل‌کننده با وجود عدم قطعیت‌های گسترده اما معلوم و اغتشاشات خارجی می‌تواند سیستم حلقه بسته را به نحو مطلوب کنترل کند [۴۵].

در روش کنترل مد لغزشی سعی بر آن است که حالت‌های سیستم به یک سطح که سطح لغزش نام دارد همگرا شوند. پس از رسیدن حالت‌ها به سطح لغزش باید سعی کرد که حالت‌ها در همین سطح بمانند و به صورت نمایی به سمت نقطه تعادل همگرا شوند؛ بنابراین طراحی کنترل مد لغزشی شامل دو بخش به دست آوردن سطح لغزش و قانون کنترل است. سطح لغزش بر اساس مشخصات عملکردی مطلوبی که از سیستم انتظار می‌رود طراحی می‌شود. پس از طراحی سطح لغزش باید قانون کنترلی به دست آورد که سطح لغزش جذب‌کننده حالت‌های سیستم باشد.

کنترل مد لغزشی برای دو هدف پایدارسازی سیستم و ردیابی طراحی می‌شود. به این منظور وظیفه قانون کنترلی برای پایدارسازی و ردیابی شامل سه بخش است. ابتدا جذب متغیرهای حالت به سمت سطح لغزش که مسیر سیستم اصطلاحاً در فاز رسیدن است. پس از رسیدن به سطح لغزش متغیرهای حالت بر روی سطح شروع به لغزش می‌کنند تا به نقطه تعادل برسند که به این فاز، فاز لغزش گویند. پس از رسیدن به نقطه تعادل قانون کنترل باید متغیرهای حالت را بر روی نقطه تعادل با توجه به اغتشاشات نگه دارد.

برای طراحی کنترل مد لغزشی باید معادلات سیستم را به فرم کانونیکال کنترل‌پذیر که

¹ Sliding Mode Control

استاندارد طراحی کنترل مد لغزشی است درآورد. از آن‌جا که برای طراحی کنترل کننده این سیستم از روش دو حلقه تودرتو استفاده شده است و طراحی کنترل کننده به این روش شامل طراحی هر حلقه به صورت مجزا است؛ پس معادلات از هم مجزا می‌شوند. یعنی در معادله متغیری که حلقه داخلی آن را کنترل می‌کند، متغیر دوم ثابت فرض می‌شود و در معادله متغیر دوم که حلقه خارجی آن را کنترل می‌کند، ضریبی از مقدار مطلوب متغیر اول، جایگزین آن می‌شود (این ضریب کمتر از و نزدیک به یک فرض می‌شود) [۴۶]. فرم کانونیکال کنترل‌پذیری در رابطه (۳-۲۹) آمده است [۴۷].

$$\begin{cases} \dot{x}^{(n)} = f(x) + g(x).u \\ y = h(x) \end{cases} \quad (۳-۲۹)$$

چون دو سیستم مجزا از هم می‌باشند پس می‌توان برای هر کدام از متغیرها رابطه آن را به فرم کانونیکال کنترل‌پذیری نوشت که هر دو سیستم مرتبه یک است و در ادامه این روابط آمده است.

$$\dot{x}_1 = -\frac{x_{2,c}}{L} + \frac{V_s}{L} + \frac{x_{2,c}}{L}.u_1 \quad (۳-۳۰)$$

$$\dot{x}_2 = -\frac{x_2}{RC} + \frac{ki_s^*}{C} - \frac{ki_s^*}{C}.u_2 \quad (۳-۳۱)$$

$$f_1(x) = -\frac{x_2}{L} + \frac{V_s}{L}, g_1(x) = \frac{x_{2,c}}{L} \quad (۳-۳۲)$$

$$f_2(x) = -\frac{x_2}{RC} + \frac{ki_s^*}{C}, g_2(x) = -\frac{ki_s^*}{C} \quad (۳-۳۳)$$

در رابطه (۳-۲۹)، $f(x)$ بخش خطی مدل پس از جداسازی بخش‌های خطی و غیرخطی است، $g(x).u$ بخش غیرخطی مدل و u ورودی کنترل کننده است. در روابط بالا $x_{2,c}$ مقدار ثابت فرض شده متغیر دوم و I_s^* مقدار مطلوب متغیر اول است. فرم کانونیکال کنترل‌پذیری معادلات دو سیستم مجزا نیز در روابط (۳-۳۲) و (۳-۳۳) آمده است. در رابطه (۳-۳۳)، k ضریبی کمتر از و نزدیک به یک است. جداسازی دو حلقه کنترل کننده زمانی صحیح است که مقادیر ویژه تابع تبدیل حلقه داخلی نزدیک به مبدا و دارای دینامیک سریع باشد و مقادیر ویژه تابع تبدیل حلقه خارجی دور از مبدا و

دارای دینامیک کند باشد. در روابط تبدیل شده به فرم کانونیکال کنترل پذیری، متغیر جریان ورودی با دینامیک سریع و ولتاژ خروجی با دینامیک کند فرض می‌شوند که در ادامه صحت این فرض تایید می‌شود. در معادلات سیستم موردنظر بخش غیرخطی وجود ندارد اما سیستم متغیر با زمان و دارای عدم قطعیت (مقادیر المان‌ها دقیق نیست و دارای مقداری خطا می‌باشد) است. حال پس از تبدیل به فرم کانونیکال کنترل‌پذیری باید سطح لغزش را طراحی کرد و پس از آن قانون کنترلی را به دست آورد که متغیرهای حالت را به سمت سطح لغزش بکشانند و آن‌ها را به نقطه تعادل برسانند.

برای طراحی سطح لغزش باید در نظر داشت که معادله سطح لغزش باید مستقل از عدم قطعیت‌ها باشد یعنی در رابطه سطح لغزش نباید اثری از $f(x)$ و $g(x)$ باشد. یکی از روابط معمول برای طراحی سطح لغزش به منظور ردیابی رابطه (۳-۳۴) است.

$$S = \left(\frac{d}{dt} + k\right)^{n-1} e \quad (3-34)$$

$$e = y - y_d$$

در رابطه (۳-۳۴) چون سیستم مرتبه یک است پس سطح لغزش همان خطای تعریف‌شده می‌باشد.

با توجه به توضیحات بیان‌شده پیرامون حالت‌های مجاز کلید زنی فقط دو حالت کلی مجاز وجود دارد که قانون کلید زنی آن‌ها را مشخص می‌کند. از این تحلیل می‌توان دریافت که فقط یک درجه آزادی برای کنترل مبدل وجود دارد. از این رو ردیابی کامل هر دو متغیر با روش کنترل مد لغزشی غیرممکن است.

هدف اصلی کنترل جریان ورودی است؛ بدین منظور جریان ورودی، متغیر مورد نظر برای کنترل مد لغزشی انتخاب می‌شود. پس خطا و رابطه سطح لغزش برابر است با:

$$S = e_2 = x_1 - x_{1,d} \quad (3-35)$$

در رابطه بالا $x_{1,d}$ مقدار مطلوب متغیر دوم یا همان ولتاژ خروجی است. رابطه سطح لغزش باید

برابر صفر باشد تا ردیابی انجام پذیرد و برای به‌دست آوردن قانون کنترلی باید مشتق رابطه سطح لغزش را نیز صفر قرار داد چون صفر شدن رابطه سطح لغزش اطلاعات خاصی را نمی‌دهد و مطلوب مسئله است پس باید از رابطه (۳۶-۳) که مشتق سطح لغزش است استفاده کرد و تابع ورودی را به‌دست آورد.

$$\dot{S} = \frac{\partial s}{\partial x} \cdot \dot{x}_1 = f_1(x) + g_1(x) \cdot u_1 = 0 \quad (36-3)$$

$$u_1 = -\frac{f_1(x)}{g_1(x)} = -\frac{\frac{V_s - x_{2,c}}{L}}{\frac{x_{2,c}}{L}} = \frac{x_{2,c} - V_s}{x_{2,c}} \quad (37-3)$$

بر اساس تحلیل تابع کلیدزنی رابطه به‌دست‌آمده برای ورودی باید بین صفر و یک باشد. با توجه به رابطه (۳۷-۳) که ورودی از آن به‌دست می‌آید؛ چون در حالت بوست یکسوکننده بررسی می‌شود ولتاژ خروجی که متغیر دوم است از ولتاژ ورودی بزرگتر است و صورت کسر کمتر از مخرج کسر می‌شود و کل کسر در محدوده بین صفر و یک قرار می‌گیرد. حال باید رفتار دینامیکی متغیر دوم و پایداری آن را بررسی کرد. از رابطه (۳۷-۳) می‌توان با قرار دادن مقدار به‌دست‌آمده برای ورودی و مقدار حالت دائم متغیر اول پایداری متغیر دوم را بررسی کرد.

$$\dot{x}_2 = -\frac{x_2}{RC} + \frac{ki_s^*}{C}(1-u) = -\frac{x_2}{RC} + \frac{V_s ki_s^*}{Cx_2} \quad (38-3)$$

با تعیین کاندید لیاپانوف برای رابطه (۳۸-۳) پایداری آن بررسی می‌شود که در روابط (۳۹-۳) و (۴۱-۳) آمده است. برای تعیین تابع کاندید لیاپانوف باید شرایط رابطه (۴۰-۳) برای تابع برقرار باشد.

$$V(x_2) = \frac{1}{2} x_2^2 \frac{C}{V_s ki_s^*} \quad (39-3)$$

$$\begin{cases} V(0) = 0 \\ V(x_2) < 0 \forall x_2 \neq 0 \end{cases} \quad (40-3)$$

$$\dot{V}(x_2) = \frac{-x_2^2}{R} + V_s k i_s^* \leq 0 \Rightarrow V_s k i_s^* \leq \frac{x_2^2}{R} \quad (41-3)$$

همان‌طور که از رابطه (۴۱-۳) نتیجه می‌شود ردیابی جریان ورودی با کنترل مد لغزشی برای متغیر دوم پایدار است زیرا سمت چپ نامساوی توان ورودی مبدل است و سمت راست نامساوی توان خروجی است اما سمت چپ نامساوی ضریبی کمتر از یک دارد و آن را به گونه ای تنظیم می‌کنیم که سمت چپ کمتر از سمت راست باشد. طبق رابطه (۴۱-۳) اگر x_2 زیاد شود رابطه برقرار است و مشتق تابع لیاپانوف منفی است و باعث کاهش x_2 می‌شود و نمی‌گذارد که این متغیر افزایش یابد و کاهش مقدار آن تا زمانی ادامه می‌یابد تا دو طرف نامساوی با هم برابر شوند.

حال با توجه به عدم قطعیت مقدار سلف ورودی و قرار گرفتن مقدار آن در تابع $g_2(x)$ طبق قواعد باید تاثیر آن را بررسی کرد و رابطه کلی تابع ورودی کنترل را به دست آورد. بدین منظور فقط روابط آورده شده است و برای توضیحات بیشتر به [۴۶] مراجعه شود.

$$u = \hat{g}^{-1}[\hat{u} - k \operatorname{sgn}(s)] \quad (42-3)$$

$$\begin{cases} \hat{g} = (g_{\min} g_{\max})^{1/2} \\ \hat{u} = u_1 \end{cases} \quad (43-3)$$

$$k \geq \beta(F + \eta) + (\beta - 1) |\hat{u}| \quad (44-3)$$

$$\begin{cases} F \geq |f_1 - \hat{f}_1| \\ \beta = (g_{\max} / g_{\min})^{1/2} \end{cases} \quad (45-3)$$

از رابطه (۴۲-۳) رابطه کلی تابع ورودی کنترل به دست می‌آید که در روابط (۴۳-۳) تا (۴۵-۳) ضرایب آن تعریف شده‌اند. η ضریب دلخواه برای افزایش سرعت پاسخ کنترل‌کننده است و بقیه ضرایب نیز در روابط قبلی تعریف شده‌اند. میزان عدم قطعیت مقدار سلف هم حداکثر ۱۰ درصد مقدار آن برای کران بالا و پایین در نظر گرفته شده است. لازم به ذکر است که بخش عدم قطعیت در شبیه سازی و پیاده سازی وارد نشده است.

همان‌گونه که در فصل قبل بیان شد با کنترل حلقه تودرتو و با توجه به ساختار مبدل می‌توان جریان ورودی و ولتاژ خروجی را به‌صورت مجزا کنترل کرد. طبق قاعده کنترل‌کننده‌های حلقه تودرتو ثابت زمانی حلقه داخلی باید بسیار کمتر از حلقه خارجی باشد تا با سرعت بیشتری کار کند و باعث تأخیر در روند اجرای حلقه خارجی نباشد. همان‌طور که در فصل قبل بیان شد دینامیک سیستم نیز متأثر از سلف ورودی و خازن خروجی است. سلف در فرکانس‌های بالا و خازن در فرکانس‌های پایین بیشترین تأثیر را بر روی سیستم می‌گذارد. با به‌دست آوردن مدل سیگنال کوچک می‌توان تابع تبدیل مربوط به حلقه داخلی و خارجی را به‌دست آورد و مقادیر ویژه آن را محاسبه کرد. مدل سیگنال کوچک در رابطه (۳-۴۶) آورده شده است. طبق قاعده تابع تبدیل حلقه داخلی و خارجی به ترتیب در روابط (۳-۴۷) و (۳-۴۸) آمده است.

$$\dot{\tilde{x}} = \begin{bmatrix} 0 & \frac{-(1-d)}{L} \\ \frac{1-d}{C} & \frac{1}{RC} \end{bmatrix} \tilde{x} + \begin{bmatrix} \frac{V_s}{L(1-d)} \\ -\frac{V_s}{(1-d)^2 RC} \end{bmatrix} \tilde{d} \quad (۳-۴۶)$$

$$H_{\tilde{i}_s \tilde{d}} = \frac{\tilde{i}_s}{\tilde{d}} = \frac{x_{2,d}}{s} = \frac{L}{s} \quad (۳-۴۷)$$

$$H_{\tilde{V}_{dc} \tilde{i}_s} = \frac{\tilde{V}_{dc}}{\tilde{i}_s} = \frac{-1}{s + \frac{1}{RC}} \quad (۳-۴۸)$$

با توجه به روابط بالا مقدار ویژه تابع تبدیل حلقه داخلی بر روی محور موهومی قرار دارد و مقدار ویژه حلقه خارجی از دورتر از مقدار ویژه حلقه داخلی است که فرض اولیه را تایید می‌کند. با این روش سیستم دو حلقه کنترل‌کننده دارد که هر دو به‌صورت مجزا سیستم را کنترل می‌کنند. در حلقه خارجی برای کنترل ولتاژ خروجی عموماً از کنترل‌کننده کلاسیک PI استفاده می‌شود. پس خروجی کنترل‌کننده حلقه خارجی سیگنال مرجع حلقه داخلی را برای ردیابی می‌سازد. با توجه به هدف هم‌فازی ولتاژ و جریان ورودی مرجع کنترل‌کننده جریان باید یک سیگنال سینوسی هم‌فاز با

ولتاژ ورودی با دامنه متغیر باشد. شکل موج سیگنال مرجع از PLL به دست می‌آید و دامنه آن خروجی کنترل کننده PI است که از رابطه (۴۹-۳) به دست می‌آید.

$$I_{m.ref} = K_P (V_{dc}^* - V_{out}) + K_I \int (V_{dc}^* - V_{out}) dt \quad (49-3)$$

$I_{m.ref}$ دامنه جریان مرجع برای حلقه داخلی است که از رابطه بالا که خروجی کنترل کننده PI را محاسبه می‌کند به دست می‌آید. حال باید مشخص شود V_{out} شامل چه جملاتی است تا جملات ناخواسته که بر روی سیگنال مرجع تاثیر می‌گذارند مشخص شود. بدین منظور از روابط توان ورودی و خروجی استفاده می‌شود. رابطه توان ورودی در (۱۱-۳) آمده است که در اینجا برابر با توان ورودی مبدل فرض می‌شود.

$$P_s(t) = V_s I_s \cos(\varphi) - V_s I_s \cos(2\omega t - \varphi) \quad (50-3)$$

توان خروجی مبدل نیز از رابطه (۵۱-۳) به دست می‌آید

$$P_{dc} = V_{dc} \left(\frac{V_{dc}}{R} + C \frac{dv_{ac}}{dt} \right) = \frac{V_{dc}^2}{R} + CV_{dc} \frac{dv_{ac}}{dt} \quad (51-3)$$

که v_{ac} تغییرات ولتاژ خروجی و V_{dc} مقدار میانگین و ثابت ولتاژ خروجی است با برابر قرار دادن توان ورودی و توان خروجی نتایج زیر حاصل می‌شود

$$\begin{cases} \frac{V_{dc}^2}{R} = V_s I_s \cos(\varphi) \\ CV_{dc} \frac{dv_{ac}}{dt} = -V_s I_s \cos(2\omega t - \varphi) \end{cases} \quad (52-3)$$

$$v_{ac} = -\frac{V_s I_s}{2\omega CV_{dc}} \sin(2\omega t - \varphi) \quad (53-3)$$

با استفاده از رابطه (۵۳-۳)، ولتاژ خروجی از رابطه (۵۴-۳) به دست می‌آید که در این رابطه با فرض هم‌فازی ولتاژ و جریان فاز جمله سینوسی صفر می‌شود.

$$V_{out} = V_{dc} - \frac{V_s I_s}{2\omega CV_{dc}} \sin(2\omega t) \quad (54-3)$$

اکنون با جایگذاری رابطه (۳-۵۴) در رابطه (۳-۴۹) و ضرب کردن کل رابطه با خروجی PLL

سیگنال مرجع جریان ورودی به دست می‌آید


$$I_{s,ref} = I_{m,ref} \sin(\omega t) = (K_p + K_I t)(V_{out}^* - V_{dc}) \sin(\omega t) - \left(-\frac{K_p K}{2} \cos(\omega t) + \frac{K_I K}{4\omega} \sin(\omega t) \right) - \left(\frac{K_p K}{2} \cos(3\omega t) - \frac{K_I K}{4\omega} \sin(3\omega t) \right) \quad (۳-۵۵)$$

$$K = \frac{V_s I_s}{2\omega C V_{dc}} \quad (۳-۵۶)$$

در رابطه بالا K ضریب جمله سینوسی رابطه (۳-۵۴) است. در رابطه بالا جملات دوم و سوم سمت راست تساوی جملات ناخواسته‌ای می‌باشند که باید حذف شوند. جمله سوم بیشترین تاثیر را بر روی شکل موج جریان دارد که باعث اضافه شدن هارمونیک سوم به آن می‌شود برای حذف این جمله عموماً از فیلتر RLC در خروجی مبدل برای حذف هارمونیک دو برابر فرکانس اصلی استفاده می‌شود که باعث حذف شدن جمله دوم نیز می‌شود. اما برای کاهش هزینه‌ها می‌توان از فیلتر دیجیتال در میکروکنترلر استفاده نمود. به این صورت که خروجی سنسور ولتاژ خروجی با گذشتن از یک فیلتر دیجیتال که یک تابع تبدیل است فیلتر شود و فقط جمله DC آن عبور داده شود. راه حل بعدی اضافه کردن جملات دوم و سوم به سیگنال مرجع ساخته شده می‌باشد. زیرا این جملات با استفاده از سه سنسور ولتاژهای ورودی و خروجی و جریان ورودی محاسبه می‌شوند [۴۰].

با توجه به توضیحات ارائه شده پیرامون طراحی کنترل‌کننده سیستم کامل حلقه بسته به صورت

شکل (۳-۵) به دست می‌آید.



شکل (۳-۵): سیستم حلقه بسته کنترل‌کننده پیشنهادی

همان‌طور که در شکل مشاهده می‌شود سیستم کنترلی از دو فیدبک برای ولتاژ خروجی و جریان ورودی استفاده می‌کند. فیدبک ولتاژ خروجی با مقدار مرجع مقایسه می‌شود و خطا ساخته می‌شود. سیگنال خطا وارد بلوک کنترل‌کننده PI می‌شود و خروجی این بلوک دامنه سیگنال مرجع جریان را می‌سازد. به دلیل اینکه هدف ردیابی جریان ورودی، یک سیگنال سینوسی هم‌فاز با ولتاژ ورودی است از PLL استفاده می‌کنیم تا شکل موج را به‌دست آورد؛ بنابراین شکل موج مرجع جریان با ضرب خروجی کنترل‌کننده طبقه اول و خروجی PLL ساخته می‌شود. با مقایسه مقدار مرجع جریان ورودی با مقدار واقعی آن خطای جریان ساخته می‌شود و وارد بلوک کنترل‌کننده SMC می‌شود. بلوک کنترل‌کننده SMC وظیفه ساخت سیگنال مرجع برای واحد PWM Generation دارد. بلوک PWM Generation با منطق مناسب که قبلاً بیان شد وضعیت‌های مجاز کلید زنی را با خاموش و روشن کردن کلیدها در زمان‌های مناسب ایجاد می‌کند. در انتهای سیگنال‌های فرمان دهنده به سوئیچ‌ها وارد مبدل می‌شوند.

۳-۴- PLL پیشنهادی

انتخاب PLL مناسب یکی از مهم‌ترین بخش‌ها در طراحی مبدل است. با توجه به محدودیت‌های تجهیزات که در فصل بعد معرفی شده‌اند باید ساختاری انتخاب شود که در عین سادگی پیاده‌سازی مقاوم و سریع باشد. رایج‌ترین PLL‌ها به‌صورت آنالوگ معرفی شده‌اند و پس از به‌دست آوردن تابع تبدیل بخش‌های مختلف آن به‌منظور پیاده‌سازی بر روی میکروکنترلرکننده‌ها دیجیتال‌سازی

می‌شوند. اگر از ابتدای طراحی، PLL به صورت دیجیتال معرفی شود پیاده‌سازی آن آسان‌تر و با صرف زمان کمتری همراه است.

بخش تشخیص دهنده فاز در PLL ها دارای محاسبات پیچیده و زمان‌بر است و بخش عمده تأخیر PLL ها از این قسمت ناشی می‌شود. اصلی‌ترین وظیفه این بخش ساختن سیگنال متعامد از سیگنال سینوسی ورودی است. ساده‌ترین راه مشتق گرفتن از سیگنال ورودی است. مشتق گرفتن در حوزه زمان گسسته استفاده از نمونه اندازه‌گیری شده قبلی سیگنال ورودی است. از اصلی‌ترین معایب این روش تقویت دامنه سیگنال‌های نویز است اما اگر به روشی دامنه نویزها تا حد قابل‌قبولی کاهش یابد از این روش به‌عنوان یکی از سریع‌ترین روش‌ها می‌توان استفاده کرد. روش مشتق‌گیر معمولی در روابط (۳-۵۷) تا (۳-۶۳) برای یک سیگنال عمومی توصیف شده است [۴۸].

$$x_{\alpha}(t) = X \sin(\omega t + \theta) \quad (۳-۵۷)$$

$$x_{\beta}(t) = X \cos(\omega t + \theta) \quad (۳-۵۸)$$

$$\begin{aligned} x_{\alpha}(t) &= X \sin[\omega(t - \Delta T) + \theta + \omega\Delta T] \\ &= X \sin[\omega(t - \Delta T) + \theta] \cos(\omega\Delta T) + X \cos[\omega(t - \Delta T) + \theta] \sin(\omega\Delta T) \end{aligned} \quad (۳-۵۹)$$

$$\begin{aligned} x_{\beta}(t) &= X \cos[\omega(t - \Delta T) + \theta + \omega\Delta T] \\ &= X \cos[\omega(t - \Delta T) + \theta] \cos(\omega\Delta T) - X \sin[\omega(t - \Delta T) + \theta] \sin(\omega\Delta T) \end{aligned} \quad (۳-۶۰)$$

$$x_{\alpha}(t) = x_{\alpha}(t - \Delta T) \cos(\omega\Delta T) + x_{\beta}(t - \Delta T) \sin(\omega\Delta T) \quad (۳-۶۱)$$

$$x_{\beta}(t) = x_{\beta}(t - \Delta T) \cos(\omega\Delta T) - x_{\alpha}(t - \Delta T) \sin(\omega\Delta T) \quad (۳-۶۲)$$


$$x_{\beta}(k) = \frac{x(k) \cos(\omega\Delta T) - x(k-1)}{\sin(\omega\Delta T)} \quad (۳-۶۳)$$

در روابط بالا x یک سیگنال نمونه سینوسی است که ورودی PLL می‌باشد. ایده کاهش دامنه نویزها جایگذاری $K\Delta T$ به جای ΔT در رابطه اخیر است. با این کار برای مشتق‌گیری از چند نمونه قبل‌تر استفاده می‌شود یعنی فرکانس نمونه‌گیری کاهش پیدا کرده است و هرچه این فرکانس کاهش

یابد دامنه نویز کمتر می‌شود؛ اما زمان پاسخ آن نیز طولانی می‌شود که این مسئله بر روی مقدار K تأثیر می‌گذارد هرچه K بیشتر دامنه نویز کمتر می‌شود در مقابل زمان پاسخ طولانی‌تر می‌شود. برای توضیحات بیشتر می‌توان به [۴۸] مراجعه کرد.

با ساخته شدن سیگنال متعامد با استفاده از تبدیل پارک می‌توان اطلاعات سیگنال ورودی بر روی محورهای d و q را به دست آورد. حال با استفاده از بخش‌های فیلتر حلقه و VCO می‌توان پارامترهای سیگنال ورودی را به دست آورد.

برای بخش فیلتر حلقه در این پایان‌نامه یک فیلتر MAF در نظر گرفته شده است. چون پیاده‌سازی آن بر روی یک سیستم داده زمان گسسته است و پیاده‌سازی آن آسان‌تر و سرعت پاسخ بالاتری نسبت به فیلترهای زمان پیوسته دارد. بخش VCO هم یک انتگرال گیر معمولی در نظر گرفته شده است. ساختار کلی PLL پیشنهادی با توجه به توضیحات بیان شده در شکل (۳-۶) نشان داده شده است.



شکل (۳-۶): ساختار کلی PLL پیشنهاد شده برای شبیه‌سازی و پیاده‌سازی

با توجه مطالب بیان شده در رابطه با طراحی یکپارچه سیستم کنترل کننده یکسوکننده PWM تک‌فاز و طراحی المان‌های مداری مبدل در فصل بعدی سیستم به طور کلی شبیه‌سازی شده است و بر روی یک نمونه آزمایشگاهی نتایج عملی به دست آمده است و نتایج مقایسه شده است.

فصل ۴:


نتایج شبیه‌سازی و آزمایشگاهی

۴-۱- مقدمه فصل


در این فصل پس از توضیحات اجمالی در رابطه با شبیه‌سازی مبدل به همراه کنترل‌کننده، ملاحظات مربوط به ساخت بررسی شده است و المان‌ها و قطعات مورد نیاز برای پیاده‌سازی نتایج شبیه‌سازی معرفی شده‌اند. پس از معرفی، روند اجرای پیاده‌سازی آزمایشگاهی کنترل‌کننده شرح داده شده است. بررسی نتایج به دست آمده از شبیه‌سازی و پیاده‌سازی آخرین بخش مربوط به این فصل است که در سطح ولتاژهای ورودی مختلف عملکرد کنترل‌کننده بر روی ولتاژ خروجی و جریان ورودی نشان داده شده است.

۴-۲- شبیه‌سازی مبدل به همراه PLL

برای شبیه‌سازی یکسوکننده PWM تک‌فاز از محیط سیمولینک نرم افزار MATLAB استفاده شده است که در شکل (۴-۱) مبدل شبیه‌سازی شده در این محیط نشان داده شده است. برای اینکه شبیه‌سازی به پیاده‌سازی و واقعیت نزدیک‌تر باشد برای شبیه‌سازی عملکرد میکروکنترلر از یک زیر سیستم استفاده می‌شود. این زیر سیستم با فرکانس کلیدزنی که میکروکنترلر کار می‌کند فعال می‌شود. در درون این زیر سیستم از بلوک کدنویسی همان‌طور که در شکل (۴-۲) نشان داده شده است استفاده می‌شود. در بلوک کدنویسی متلب کدهای دیجیتال سازی شده مربوط به PLL و کنترل‌کننده نوشته شده است. برای استفاده از مقادیر لحظات قبل در PLL و کنترل‌کننده از بلوک تاخیر در حوزه دیجیتال استفاده شده است.



شکل (۴-۱) شبیه سازی یکسوکننده PWM در محیط سیمولینک MATLAB




شکل (۴-۲) بلوک کد نویسی متلب به منظور شبیه سازی میکروکنترلر

برای تعیین مقادیر المان‌ها و به طور کلی ضرایب و ورودی‌های سیستم و مقادیر اولیه از یک فایل متنی استفاده شده است که با اجرای یک بار این فایل تمامی مقادیر تعیین می‌شوند. برای یکسان سازی شبیه سازی در MATLAB و نرم افزار کامپایلر میکروکنترلر از یک برنامه C# از قبل نوشته شده استفاده می‌شود تا فایل متنی را به یک فایل هدر برای کامپایلر تبدیل کند. و در برنامه میکروکنترلر از این فایل متنی استفاده می‌شود و مقادیر هر جز در آن قبل از هر عملیاتی مشخص می‌شود. به این ترتیب برای تغییر مقدار هر جز از فایل متنی استفاده می‌شود و این مقادیر در شبیه سازی و کد میکروکنترلر به راحتی بروز رسانی می‌شود.

۴-۳- مبدل مورد استفاده

به‌منظور پیاده‌سازی نتایج شبیه‌سازی شده از ماژول مبدل اینورتر تک‌فاز استفاده شده است. علت استفاده از این ماژول یکسان بودن ساختار یکسوکننده PWM تک‌فاز و اینورتر تک‌فاز است که در شکل (۳-۴) نمای کلی آن نشان داده شده است.

همان‌طور که در شکل (۳-۴) مشاهده می‌شود سیگنال خروجی میکروکنترلر از قسمت پایین برد وارد برد واسط می‌شود و پس از یک طبقه تقویت وارد حفاظت کننده برد (CPLD¹) می‌شود. تمامی سیگنال‌های روی برد اعم از سطح حفاظت سنسورها و پالس‌های خروجی میکروکنترلر سازنده پالس‌های راه‌انداز کلیدهای قدرت وارد حفاظت کننده برد می‌شوند تا زمانی که خطایی در سیستم وجود داشته باشد یا جریان‌های بیش‌ازحد از سنسور جریان عبور کند یا اضافه ولتاژ بیش‌ازحد بر روی کلیدهای قدرت قرار گیرد، حفاظت کننده برد خطا را نشان دهد و عملیات برنامه‌ریزی شده را برای لحظات خطا در سیستم اجرا کند. پالس‌های تولیدشده برای راه‌اندازی کلیدهای قدرت پس از عبور از




شکل (۳-۴): اینورتر مورد استفاده برای پیاده‌سازی نتایج شبیه‌سازی شده

¹ Complex Programmable Logic Device

حفاظت کننده برد دوباره تقویت می‌شوند. پس از دو طبقه تقویت سیگنال‌ها برای مجزا سازی بخش الکترونیک و کنترل با بخش قدرت از IC اپتوکوپلر استفاده می‌شود. این قطعه از طریق دیودهای نوری دو بخش الکترونیک و قدرت را از هم مجزا می‌سازد؛ بدین ترتیب که پالس ورودی به این آی سی در داخل آن دیودی را خاموش و روشن می‌کند یعنی یک دیود نوری زمانی که منطق پالس ورودی یک و دارای ولتاژ است روشن می‌شود و زمانی که منطق آن صفر و دارای سطح ولتاژ صفر است خاموش می‌شود. از طرف دیگر دیودی که به‌عنوان ناظر است با روشن و خاموش شدن دیود اول دارای ولتاژ می‌شود و پالس‌ها به همان ترتیب اول ساخته می‌شود. پس جریان کشی در هر بخش تأثیری بر روی بخش دیگری ندارد. پس از مجزا سازی بخش الکترونیک و قدرت پالس‌های خروجی باید برای راه‌اندازی کلیدهای قدرت وارد آی سی راه‌انداز شود تا جریان مورد نیاز برای کلیدها را فراهم کند. در برد مورد بحث از آی سی IR2113 استفاده شده است که بخش‌هایی از datasheet آن که شامل مدار مورد نیاز برای راه‌اندازی کلید قدرت است؛ در پیوست آمده است. هر یک از آی سی‌های راه‌انداز کلید قدرت دارای مدار ویژه خاص خود برای راه‌اندازی است که معمولاً در datasheet آن‌ها به‌طور کامل توضیح داده شده است. در این برد نیز دقیقاً همان مدار مورد نیاز برای جریان دهی ساخته شده است. کلیدهای قدرت مورد استفاده برای این برد MOSFET IRFP460 می‌باشد که datasheet آن که شامل اطلاعات مربوط به سطح ولتاژ و جریان کاری و دیگر پارامترها از قبیل فرکانس و دما است در پیوست نیز آمده است. مدار کلی برد طراحی شده نیز در پیوست برای اطلاعات بیشتر آمده است.

یکی از نکات مهم و قابل توجه در ماژول‌های اینورتر منطق سیگنال‌های راه‌انداز برای هر شاخه از کلیدهای قدرت می‌باشد. بدین گونه که برای هر شاخه از کلیدهای قدرت با احتساب زمان مرده (deadtime) به‌صورت سخت‌افزاری پالس‌های کلیدهای روی یک شاخه مخالف هم صفر و یک می‌شوند. در نتیجه برای هر شاخه نیاز به یک پالس راه‌انداز است؛ اما در ماژول مورد بحث برای هر چهار



شکل (۴-۴) : ماژول مورد استفاده به همراه سنسورها

کلید قدرت که روی دو شاخه قرار گرفته‌اند، این مورد وجود ندارد و کلیدها مستقل از هم راه‌اندازی می‌شوند و این منطق باید به صورت نرم‌افزاری رعایت شود. استقلال کلیدها از لحاظ راه‌اندازی یکی از مهم‌ترین موارد برای راه‌اندازی ماژول اینورتر در حالت یکسو کنندگی است. همان‌طور که در فصل سوم بیان شد منطق کلید زنی برای عملکرد یکسو کنندگی به این ترتیب است که در هر لحظه از زمان یکی از کلیدهای چهارگانه می‌تواند روشن باشد.

علاوه بر بخش راه‌انداز کلیدهای قدرت، این ماژول شامل سنسورهای ولتاژ و جریان و مدارهای مربوطه در سمت ac نیز می‌باشد که در سمت راست شکل (۴-۴) قابل مشاهده است.

از سنسور ولتاژ برای نمونه‌گیری ولتاژ ورودی مبدل برای PLL استفاده می‌شود و از سنسور

جریان نیز برای نمونه‌گیری از جریان ورودی استفاده می‌شود. برای اینکه تداخلی در نمونه‌گیری ولتاژ ورودی ایجاد نشود و سنسور ولتاژ در ورودی مبدل قرار گیرد سلف ورودی بین سنسور ولتاژ و جریان قرار می‌گیرد که از زیر برد ورودی این دو سنسور از هم جدا شده است و به دو سر سلف با سیم متصل شده است. برای فیدبک از ولتاژ خروجی نیز نیاز به یک سنسور ولتاژ می‌باشد که جدا از برد در خروجی و سمت DC قرار گرفته است. موقعیت این سنسور در پایین شکل (۴-۴) نشان داده شده است.

۴-۴- میکروکنترلر مورد استفاده

اغلب در کارهای الکترونیک قدرت از بخش‌های ^۱ADC، ^۲DAC و TIMER/COUNTER استفاده می‌شود. میکروکنترلر علاوه بر دارا بودن بخش‌های مورد نیاز باید سرعت خوبی در انجام محاسبات داشته باشد. از این رو میکروکنترلرهای ARM بسیار مورد توجه هستند. برای پیاده‌سازی کنترل کننده و PLL طراحی شده از میکروکنترلر ARM مدل stm32f103zet6 استفاده شده است؛ و شبیه‌سازی‌ها آن در نرم‌افزار Keil که کامپایلر این میکروکنترلر می‌باشد اجرا شده است. برای نوشتن برنامه‌های مربوط به کنترل کننده مازول و PLL بر روی میکروکنترلر از برد JTAG استفاده شده است که از طریق USB کامپیوتر به کامپیوتر متصل می‌شود. از این طریق می‌توان برنامه‌های نوشته شده در محیط نرم‌افزار Keil را به میکروکنترلر منتقل کرد.

پیکره اصلی برنامه‌ها در میکروکنترلرها شامل دو بخش اصلی است. بخش اول مقداردهی رجیسترها که یک‌بار اتفاق می‌افتد و بخش دوم که حلقه بی‌نهایت است و عملیات مربوط به این بخش بی‌نهایت بار تا زمانی که تغذیه میکروکنترلر متصل باشد اجرا می‌شود. برای به وجود نیامدن تداخل در روند اجرای دستورات، برنامه‌ها در روتین وقفه‌ها نوشته شده است که در ادامه بیشتر توضیح داده شده

¹ Analog to Digital Converter

² Digital to Analog Converter

است.


برای راه‌اندازی بخش‌های مختلف میکروکنترلرها ابتدا باید رجیسترهای کنترلی آن را مقدار دهی کرد. رجیسترها بخش‌هایی از حافظه میکروکنترلرها هستند که باعث فعال‌سازی بخش‌های مختلف آن می‌شوند و حالت عملکردی آن بخش را هم مشخص می‌کنند. هم‌چنین برخی از رجیسترها حالت این بخش‌ها را نیز بیان می‌کنند. به‌طور کلی رجیسترها ابزار کنترل میکروکنترلرها هستند و با آن‌ها می‌توان رفتار میکروکنترلر را تحت تاثیر قرار داد. رجیسترها در بخش اول برنامه میکروکنترلرها که یک بار اجرا می‌شود باید کامل مقدار دهی شوند. به دلیل این‌که تعداد رجیسترهای یک میکروکنترلر بسیار زیاد هستند و بتوان از میکروکنترلرهای مختلف یک شرکت استفاده کرد و محدودیتی از لحاظ رجیسترها وجود نداشته باشد؛ شرکت سازنده میکروکنترلرهای ARM برای هر سری از میکروکنترلرهای خود یک لایه برنامه‌نویسی ایجاد کرده است که به زبان انسان^۱ نزدیک‌تر است و دشواری‌های برنامه‌نویسی به زبان ماشین را کم‌تر کرده است. عملکرد این لایه که به SPL^۲ معروف است به این صورت است که برای تعیین مقدار هر رجیستر می‌توان یک دستور را نوشت و این دستور طبق تنظیمات اولیه این لایه برنامه‌نویسی رجیستر موردنظر را مقدار دهی می‌کند.

پس از مقدار دهی‌های اولیه، برنامه موردنظر برای کنترل مبدل را می‌توان در تابع روتین وقفه‌ها که در حلقه بینهایت اجرا می‌شود نوشت. برای پیاده‌سازی شبیه‌سازی یکسوکننده PWM تک‌فاز از الگوریتم برنامه‌نویسی شکل (۴-۵) استفاده می‌شود. شمارنده میکروکنترلر طبق دستوراتی که با تنظیم رجیسترهای آن کار می‌کند زمانی که به حد بالای شمارش خود می‌رسد رجیستر سرریز خود را یک می‌کند و یک وقفه را اعلام می‌کند. زمانی که این رجیستر یک می‌شود را می‌توان مبنای شروع عملیات محاسبه و پردازش میکروکنترلر تعیین کرد. بدین ترتیب که پس از فعال شدن رجیستر

^۱ در برنامه‌نویسی زمانی که برنامه به صورت مجموعه‌ای از دستورات باشد می‌گوید زبان سطح بالا و نزدیک به زبان انسان است و زمانی که به صورت باینری رجیسترها مقدار دهی شوند و بر اساس اینکه کدام رجیستر چه عملی را انجام می‌دهد برنامه نوشته شود می‌گویند زبان سطح پایین یا نزدیک به زبان ماشین است.

^۲ Standard Peripheral Library

سرریز تایمر عملیات خواندن ADCها شروع می‌شود. پس از اتمام کار ADCها مقیاس مقادیر خوانده شده تغییر می‌کند تا تبدیل به مقادیر واقعی شوند زیرا ADC عدد بین صفر تا ۳ ولت را به یک عدد بین ۰ تا ۴۰۹۵ به دلیل ۱۲ بیتی بودن رجیسترهاش تبدیل می‌کند. سیگنال تغییر مقیاس داده شده وارد PLL برای محاسبه مشخصات آن می‌شود و شکل موج هم فاز با ورودی برای کنترل کننده در این بخش ساخته می‌شود. پس از ساختن شکل موج هم فاز با ولتاژ ورودی سیگنال‌های خطا با حلقه کنترل کننده ساخته می‌شوند و خروجی کنترل کننده محاسبه می‌شود. در این مرحله خروجی کنترل کننده رجیستر مقایسه تایمر را بروز رسانی می‌کند و سیگنال‌های فعال سازی کلیدهای قدرت ساخته می‌شود. خروجی تایمرها وارد برد واسط می‌شوند و کنترل کلیدها را به دست می‌گیرند.




شکل (۴-۵) فلوجارت مربوط به روند برنامه نویسی در میکروکنترلر

۴-۵- پیاده‌سازی آزمایشگاهی یکسوکننده PWM تک‌فاز

برای پیاده‌سازی و به دست آوردن نتایج، طرح شکل (۴-۶) بسته شده است. همانطور که در شکل مشاهده می‌شود. میکروکنترلر از پورت USB لپ‌تاپ تغذیه می‌شود و کابل JTAG هم با USB به لپ‌تاپ متصل است. ورودی‌های ADC میکرو که ولتاژ و جریان ورودی و ولتاژ خروجی هستند به خروجی مدار سنسورهای برد واسط و سنسور اضافه شده برای ولتاژ خروجی متصل شده است؛ و خروجی‌های شمارنده میکروکنترلر که سیگنال‌های راه‌انداز کلیدهای قدرت را می‌سازند به برد واسط وصل می‌شود.

برد مدار واسط برای تغذیه بخش سنسورها و بخش تقویت سیگنالها به دور منبع dc با تغذیه‌های ۱۵+ و ۰ و ۱۵- نیاز دارد که در سمت چپ شکل (۴-۶) بر روی پایه قرار داده شده است. برای نشان دادن شکل موج جریان ورودی بر روی اسیلوسکوپ از سنسور جریان اثر هال استفاده شده است که در سمت راست منابع تغذیه بر روی پایه قرار داده شده است که خروجی این سنسور به بلوک بعدی که مجزا ساز است وصل شده تا بتوان به‌طور هم‌زمان ولتاژ ورودی، ولتاژ خروجی و جریان ورودی را با هم بر روی اسیلوسکوپ که توانایی نشان دادن هم‌زمان بیش از دو کانال را دارد مشاهده نمود.


ورودی مدار قدرت از طریق یک اتوترانسفورماتور تأمین می‌شود. در خروجی این مبدل یک بار مقاومتی با مشخصه ۱۰۰ اهم و توان ۶۲۵ وات به‌صورت موازی با بانک خازنی DC قرار داده شده است.



شکل (۴-۶): طرح مدار یکسوکننده تک‌فاز PWM به همراه وسایل و تجهیزات اندازه‌گیری


۴-۵-۲- نتایج شبیه‌سازی و پیاده‌سازی PLL

قبل از بررسی نتایج شبیه‌سازی و پیاده‌سازی کنترل‌کننده عملکرد PLL بررسی می‌شود. عملکرد PLL به این صورت است که از ولتاژ ورودی نمونه می‌گیرد و پس از انجام محاسبات پارامترهای مربوط به سیگنال ورودی را محاسبه می‌کند و سپس با استفاده از این پارامترها سیگنالی را می‌سازد که همان سیگنال ورودی است برای اطمینان از صحت عملکرد PLL سیگنال ورودی و خروجی PLL را می‌توان هم‌زمان با هم نشان داد که در ادامه هم نتایج شبیه‌سازی و هم نتایج پیاده‌سازی عملی ارائه شده است. برای نشان دادن نتایج شبیه‌سازی از یک اسکوپ که سیگنال‌های ورودی به آن سیگنال اندازه‌گیری ولتاژ ورودی و سیگنال خروجی PLL است می‌توان استفاده کرد. در شکل (۴-۷) نتایج شبیه‌سازی PLL نشان داده شده است.




شکل (۷-۴) : شبیه‌سازی سیگنال ورودی به PLL و سیگنال خروجی آن

برای نشان دادن هر دو سیگنال ورودی و خروجی PLL طبق شکل (۷-۴) به دلیل اینکه دو سیگنال بر روی هم قرار نگیرند سیگنال خروجی با مقدار آفست ۰/۱ جمع شده است و دامنه ورودی نرمالیزه شده است. به منظور نشان دادن صحت عملکرد PLL پیاده‌سازی شده خروجی سنسور ولتاژ ورودی و خروجی DAC میکروکنترلر با هم هم‌زمان بر روی اسیلوسکوپ در شکل (۸-۴) نمایش داده شده است. خروجی سنسور ولتاژ ورودی شکل موج ولتاژ ورودی را با سطح ولتاژ پایین نشان می‌دهد و خروجی DAC میکروکنترلر هم به نحوی تنظیم شده است که خروجی PLL را نشان دهد. در شکل (۹-۴) با مقیاس بزرگ‌تر این دو شکل موج نشان داده شده است همانطور که در این شکل مشاهده می‌شود سیگنال خروجی میکروکنترلر به صورت شکسته است که نشان دهنده فرکانس نمونه‌گیری است.



شکل (۴-۸): سیگنال ورودی به PLL و سیگنال تخمین زده شده



شکل (۴-۹): سیگنال ورودی به PLL و سیگنال تخمین زده شده در مقیاس بزرگ‌تر

همان‌طور که در شکل‌های مربوط به نتایج شبیه‌سازی و عملی نشان داده شده است PLL به درستی عمل می‌کند و سیگنال ورودی به آن را به درستی تشخیص می‌دهد و آن را ردیابی می‌کند. در بخش بعدی که نتایج کنترل کلیدهای قدرت به منظور یکسوسازی را نشان می‌دهد از PLL برای هم‌فاز شدن ولتاژ و جریان ورودی استفاده شده است و اهمیت این بخش را نشان می‌دهد.

۴-۵-۳- نتایج شبیه‌سازی و پیاده‌سازی مبدل یکسوکننده PWM تک‌فاز

یکی از پارامترهای مهم در پیاده‌سازی مبدل‌های الکترونیک قدرت فرکانس کلید زنی است که عوامل مهمی در تعیین آن نقش دارند. یکی از این عوامل سرعت محاسباتی میکروکنترلر مورداستفاده است. تأثیر این عامل به این صورت است که زمان مورد نیاز برای انجام محاسبات باید کسری از زمان پریود کلید زنی باشد چون باید محاسبات انجام شود و پالس‌ها تغییر وضعیت دهند تا کلید زنی انجام شود و اگر این زمان بیشتر از زمان کلید زنی باشد هیچ تغییری ایجاد نمی‌شود و محاسبات از سر گرفته می‌شود. پس یکی از محدودیت‌های فرکانس کلید زنی را سرعت محاسباتی میکروکنترلر تعیین می‌کند. برای تعیین زمان محاسباتی میکروکنترلر روش‌های مختلفی وجود دارد که ساده‌ترین و قابل اعتمادترین آن تغییر وضعیت یکی از پایه‌های میکروکنترلر در ابتدا و انتهای انجام محاسبات است. شکل (۴-۱۰) وضعیت یکی از پایه‌های میکروکنترلر را نشان می‌دهد که زمان اجرای محاسبات کامل حلقه کنترلی را نشان می‌دهد.



شکل (۴-۱۰): زمان اجرای محاسبات میکروکنترلر

همان‌طور که در شکل (۴-۱۰) نشان داده شده است زمان اجرای محاسبات حلقه کنترلی به همراه زمان خواندن ADC ها و به‌طور کلی تمامی عملیات میکروکنترلر در یک روتین وقفه حدود ۸۵ میکروثانیه است. این زمان را نمی‌توان یک مقدار ثابت در نظر گرفت به همین منظور یک حاشیه امنیتی باید برای آن در نظر گرفت که تقریباً زمان تعیین شده برای اجرای دستورات را می‌توان ۱۰۰ میکروثانیه در نظر گرفت. طبق رابطه (۴-۱) فرکانس بالای کلید زنی که میکروکنترلر محدود می‌کند به دست می‌آید.

$$F_s = \frac{1}{T_s} = \frac{1}{100 \mu s} = 10 (KHz) \quad (4-1)$$

یکی دیگر از عوامل محدود کننده، کلیدهای قدرت هستند که باید توانایی تحمل فرکانس کلید زنی را داشته باشند و طبق datasheet کلیدهای قدرت مقدار بیشینه فرکانس کلید زنی 16 KHz را می‌توانند تحمل کنند.

فرکانس کلید زنی را مقدار بیشینه رجیستر شمارنده تعیین می‌کند. طبق پیکره بندی‌های اولیه


شمارنده زمان شمارش هر عدد $(s) \frac{1}{36000000}$ طول می‌کشد و طبق رابطه (۲-۴) مقدار بیشینه

شمارنده تعیین می‌شود.


$$Timer _ period = \frac{36000000}{F_s} = \frac{36000000}{10 \text{ KHz}} = 3600 \quad (2-4)$$

۴-۵-۳-۲- الگوی سیگنال‌های کنترل کننده کلیدهای قدرت

همان‌طور که در فصل سوم در بخش نحوه کلید زنی بیان شد در هر نیم سیکل از ولتاژ ورودی یک کلید باید با منطق PWM تغییر وضعیت دهد. در ابتدا برای بررسی صحت عملکرد مدارهای بسته شده سیگنال مرجع PWM یک سینوسی با دامنه اندیس مدولاسیون مشخص (کمتر از یک) که هم‌فاز با ولتاژ ورودی است و از PLL به دست می‌آید انتخاب می‌شود. اصطلاحاً به این روش کنترل، کنترل حلقه باز (Open Loop) گفته می‌شود. همانند بخش قبل نتایج شبیه‌سازی و عملی در شکل‌های ادامه به دنبال هم آمده است تا امکان مقایسه نیز وجود داشته باشد. در شکل (۴-۱۱) پالس‌های خروجی PWM شبیه‌سازی شده که برای راه‌اندازی کلیدهای قدرت شماره ۲ و ۳ استفاده می‌شود نشان داده شده است.




شکل (۴-۱۱): پالس‌های شبیه‌سازی شده خروجی PWM برای راه‌اندازی کلیدهای قدرت شماره ۲ و ۳



شکل (۴-۱۲): منطق سیگنالهای کنترلی برای کلیدهای شماره ۲ و ۳

در شکل (۴-۱۱) پالس‌های شبیه‌سازی شده خروجی PWM پیاده‌سازی شده که در هر نیم سیکل مربوط به کلیدهای شماره ۲ و ۳ می‌باشد نشان داده شده است.




شکل (۴-۱۳): شکل موج پالس‌های خروجی PWM

یکی از نکات قابل توجه در این بخش منطق بین سیگنال مرجع و حامل در PWM است. برای کلید شماره ۳ منطق به این صورت است که زمانی که سیگنال مرجع از سیگنال حامل بزرگ‌تر باشد خروجی PWM باید کلید را روشن کند و زمانی که سیگنال مرجع کمتر از سیگنال حامل باشد خروجی PWM باید کلید را خاموش کند. این منطق در صورتی درست است که برای کلید شماره ۲ منطق برعکس باشد یعنی زمانی که سیگنال مرجع از سیگنال حامل بزرگ‌تر باشد خروجی PWM باید منطق صفر بگیرد و زمانی که سیگنال مرجع از سیگنال حامل کوچک‌تر باشد خروجی PWM منطق یک می‌گیرد.


۴-۵-۳-۳- نتایج شبیه‌سازی و عملی کنترل حلقه باز یکسوکننده PWM تک‌فاز

با توجه به اهداف کنترلی، ولتاژ خروجی و جریان ورودی از مهم‌ترین پارامترهای یکسوکننده PWM تک‌فاز می‌باشند که در ادامه شکل موج‌های حاصل از شبیه‌سازی و پیاده‌سازی این پارامترها در کنار هم به همراه شکل موج ولتاژ ورودی در حالت کنترل حلقه باز آورده شده است. در شکل (۴-۱۴) شکل موج‌های مربوط به ولتاژهای ورودی و خروجی و جریان ورودی مربوط به شبیه‌سازی یکسوکننده تک‌فاز هر سه در یک اسکوپ نشان داده شده است. همین‌طور نتایج پیاده‌سازی یکسوکننده PWM تک‌فاز در شکل (۴-۱۵) حاصل می‌شود. در این مرحله از پیاده‌سازی هیچ کنترلی بر روی جریان ورودی از لحاظ دامنه وجود ندارد و بسته به این که بار چقدر باشد و اندیس مدولاسیون چه مقداری تعیین شود دامنه جریان ورودی تغییر می‌کند و این روش کنترل به این لحاظ در ولتاژهای بالاتر این روش مناسب نیست زیرا که در ولتاژهای پایین جریان کشیده شده از منبع مقدار قابل توجهی است و هم چنین شکل جریان سینوسی نیست و در ولتاژهای بالاتر دامنه جریان بیشتر از حد قابل تحمل برای تجهیزات از جمله کلیدهای قدرت می‌شود. به همین دلیل در این بخش شبیه

سازی و پیاده‌سازی در سطح ولتاژ ورودی پایین انجام گرفته است و تحلیل عددی لزوم خاصی ندارد.



شکل (۴-۱۴): نتایج شبیه‌سازی یکسوکنده تک‌فاز در حالت کنترل حلقه باز




شکل (۴-۱۵): شکل موج‌های ولتاژ و جریان ورودی به همراه ولتاژ خروجی پیاده‌سازی شده

همان‌طور که در نتایج شبیه‌سازی و عملی مشاهده می‌شود زمانی که سیستم بدون کنترل کننده کار می‌کند سطح ولتاژ خروجی و جریان ورودی وابستگی زیادی به اندیس مدولاسیون یا به عبارتی دامنه سیگنال سینوسی هم فاز با ولتاژ ورودی دارند. جریان ورودی نیز علاوه بر اندیس مدولاسیون وابستگی زیادی به بار خروجی دارد. برای راه اندازی در حالت کنترل حلقه باز اگر بدون بار مبدل راه اندازی شود سطح ولتاژ خروجی بسیار زیاد می‌شود و هنگام اتصال بار با توجه به ولتاژ خروجی بسیار زیاد جریان ورودی زیادی از شبکه کشیده می‌شود که این سطح جریان بالا باعث آسیب رسیدن به المان‌های مدار می‌شود. در شرایطی که مبدل با بار راه اندازی می‌شود با افزایش ولتاژ ورودی سطح ولتاژ خروجی بالا می‌رود و از شبکه جریان کشیده می‌شود اما سطح ولتاژ خروجی و جریان ورودی قابل کنترل نیستند. زیرا با اندیس مدولاسیون ثابت هر چه ولتاژ ورودی بیشتر شود سطح ولتاژ خروجی و به تبع آن جریان ورودی زیاد می‌شوند. به عبارت دیگر کار کنترل کننده تنظیم اندیس مدولاسیون به منظور محدود کردن سطح ولتاژ و جریان ورودی در زمان‌های مختلف است.


۴-۵-۳-۴- نتایج شبیه‌سازی و عملی کنترل حلقه بسته یکسوکننده PWM تک‌فاز

همان‌طور که در فصل قبل بیان شد کنترل کننده این مبدل شامل دو حلقه تودرتو است که حلقه خارجی یک کنترل کننده PI ساده است و کنترل کننده حلقه داخلی کنترل مد لغزشی است. وظیفه این کنترل کننده محدود کردن جریان ورودی در یک محدوده قابل قبول و کنترل ولتاژ خروجی است. در نتیجه برای همان بار قبلی در کنترل حلقه باز، با افزایش ولتاژ ورودی جریان باید در حد قابل قبولی افزایش یابد. خاصیت افزایش سطح ولتاژ این مبدل نیز بر روی جریان ورودی تاثیر می‌گذارد به این صورت که هر چه سطح ولتاژ ورودی افزایش یابد جریان ورودی دارای اعوجاج بیشتری می‌شود. در ادامه نتایج شبیه‌سازی و عملی برای سه حالت در سطح ولتاژهای ورودی مختلف آورده شده است.


برای هر حالت ابتدا هر سه شکل موج ولتاژ و جریان ورودی و ولتاژ خروجی شبیه‌سازی شده در یک نمودار آورده شده است و در آخر نتایج عملی آورده شده است. در ضمن برای بهتر نشان دادن شکل موج جریان ورودی، مقیاس آن چند برابر شده است. همان طور که در شکل‌های مربوط به نتایج پیاده‌سازی مشاهده می‌شود شکل موج ولتاژ ورودی دارای نویزهایی می‌باشد که علت اصلی آن تاثیر کلیدزنی بر روی امپدانس داخلی منبع است.




شکل (۴-۱۶) نتایج شبیه‌سازی مبدل در حالت کنترل حلقه بسته برای ولتاژ ورودی ۳۵ ولت (مقیاس جریان ۵ برابر شده است)




شکل (۴-۱۷) نتایج پیاده سازی کنترل کننده برای ولتاژ ورودی ۳۵ ولت




شکل (۴-۱۸) نتایج شبیه سازی مبدل در حالت کنترل حلقه بسته برای ولتاژ ورودی ۴۰ ولت (مقیاس جریان ۱۰ برابر شده است)



شکل (۴-۱۹) نتایج پیاده سازی کنترل کننده برای ولتاژ ورودی ۴۰ ولت




شکل (۴-۲۰) نتایج شبیه سازی مبدل در حالت کنترل حلقه بسته برای ولتاژ ورودی ۵۰ ولت (مقیاس جریان ۱۰ برابر شده است)




شکل (۴-۲۱) نتایج پیاده سازی کنترل کننده برای ولتاژ ورودی ۵۰ ولت

همان طور که از نتایج شبیه سازی و عملی مشخص است؛ کنترل کننده توانسته است تا حد قابل قبولی PF را افزایش دهد و آن را به 0.98 برساند. هم چنین اختلاف فاز بین ولتاژ و جریان ورودی نیز مقدار بسیار کمی است و خطای دستگاه‌های اندازه گیری باعث نشان دادن اختلاف فازی بین این دو شکل موج شده است زیرا در نتایج شبیه سازی که در شکل (۴-۲۲) نشان داده شده است اختلاف فاز بین دو شکل موج بسیار ناچیز است و همین موضوع باعث شده است که محاسبات اسیلوسکوپ دارای اختلاف هر چند ناچیز با نتایج شبیه سازی باشد. هم چنین ولتاژ خروجی نیز با نوسانات بسیار کم با توجه به تغییرات ولتاژ ورودی در 100 ولت ثابت است.

علاوه بر افزایش ضریب توان، کنترل کننده اعوجاج جریان ورودی را نیز کاهش داده است که نتایج شکل (۴-۲۲) و شکل (۴-۲۳) دلیلی بر اثبات این مدعا است.



شکل (۴-۲۲) مشخصات شکل موج شبیه‌سازی شده جریان ورودی در حالت کنترل حلقه بسته برای ولتاژ ورودی ۴۰ ولت



شکل (۴-۲۳) مشخصات شکل موج جریان در حالت پیاده‌سازی کنترل کننده برای ولتاژ ورودی ۴۰ ولت

همان‌طور که در دو شکل اخیر مشاهده می‌شود، THD جریان در شبیه‌سازی ۵/۱۱٪ و در پیاده‌سازی ۶/۳۸٪ است که در هر دو حالت مقدار قابل قبولی است. لازم به ذکر است که تاثیر هارمونیک سوم بر روی THD جریان به طور کامل حذف نشده است. از این رو در قسمت پیشنهادات می‌توان به طراحی الگوریتمی مناسب برای حذف کامل هارمونیک سوم از مرجع جریان ورودی اشاره کرد.

فصل ۵:

نتیجه‌گیری و پیشنهادات

۵-۱- نتیجه‌گیری

در این پایان نامه یکسوکننده PWM تک‌فاز به عنوان یک ساختار کلی برای یکسوکننده‌های تک‌فاز و ملاحظات اتصال آن به شبکه قدرت مورد بررسی قرار گرفت. یکسوکننده PWM یکی از کاربردی‌ترین مبدل‌ها به عنوان واسط بین سیستم تک‌فاز و سه‌فاز و هم‌چنین واسط بین سیستم AC و DC است. برای اتصال این مبدل به شبکه قدرت از روش PLL که کارآمدترین روش موجود است استفاده شده است. روش سنکرون سازی PLL یک روش حلقه بسته است که با یک سری محاسبات غیر خطی ولی ساده مشخصات سیگنال نمونه‌گیری شده را تخمین می‌زند. از ویژگی‌های این روش می‌توان به مقاوم بودن، پیاده‌سازی آسان، دقت و سرعت قابل قبول اشاره کرد.

مبدل تک‌فاز دوجتهه توانایی انتقال توان در چهار حالت را دارد که مربوط به مودهای اینورتری و یکسوکنندگی آن با جریان‌های پیش‌فاز و پس‌فاز است. در این پایان‌نامه تنها حالت یکسوکنندگی با جریان پس‌فاز بررسی شد که با انتخاب کنترل‌کننده‌های مناسب اختلاف فاز ولتاژ و جریان به کم‌ترین مقدار ممکن رسید و باعث افزایش ضریب توان و کاهش تلفات شد.

مدل سازی مبدل تک‌فاز دو جهته در مود یکسوکنندگی نشان می‌دهد که این سیستم یک سیستم غیر خطی متغیر با زمان است و برای کنترل آن یک ورودی وجود دارد به عبارتی دیگر یک درجه آزادی برای کنترل سیستم وجود دارد اما دو متغیر باید کنترل شوند. بر این اساس از شیوه کنترل حلقه تو در تو استفاده می‌شود. در روش کنترل حلقه تو در تو از حلقه‌های فیدبک تو در تو استفاده می‌شود که ابتدا داخلی‌ترین حلقه به نقطه پایدار می‌رسد سپس حلقه‌های بیرونی به ترتیب با حذف شدن حلقه داخلی به نقطه پایدار خود می‌رسند. به این ترتیب حلقه‌ها برای طراحی از هم مجزا می‌شوند. برای حلقه داخلی از کنترل مد لغزشی برای کنترل جریان ورودی استفاده شده است و خروجی با کنترل‌کننده کلاسیک PI در حلقه خارجی کنترل می‌شود.

برای شبیه‌سازی کنترل‌کننده طراحی شده و PLL پیشنهاد شده از سیمولینک نرم افزار

MATLAB و برای پیاده سازی از مازول مبدل تکفاز دو جهته استفاده شد و نتایج برای دو حالت کنترل حلقه باز (بدون فیدبک) و کنترل حلقه بسته ارائه شد. در این فصل نتایج شبیه سازی در حالت کنترل حلقه باز به دور از انتظار بود و نتایج کنترل حلقه بسته تا حدود زیادی انتظارات را برآورده کرد. اولین مورد از اهداف کنترل یکسوکننده PWM تکفاز افزایش PF و کاهش اختلاف زاویه بین ولتاژ و جریان ورودی است که در نتایج به دست آمده PF، ۹۸٪ بود. از دیگر موارد مورد انتظار از عملکرد کنترل کننده THD جریان ورودی است که تا سطح قابل قبولی کاهش یافته است و میزان آن حدود ۷٪ است. تنظیم ولتاژ خروجی در مقدار مطلوب نیز یکی از وظایف کنترل کننده طراحی شده است که با میزان ریپل بسیار کم در سطح ۱۰۰ ولت که مقدار مرجع ورودی است ثابت شده است.

۲-۵- پیشنهادات

با توجه به نتایج به دست آمده و تجربیات کسب شده در روند اجرای پروژه پیشنهادات زیر برای کارهای آینده ارائه می‌گردد:

- ۱- برای پیاده سازی کنترل کننده و PLL از میکروکنترلر ARM استفاده شد که به دلیل محدودیت از قدرت محاسباتی بسیار خوبی برخوردار نیست و این مورد باعث می‌شود پردازش اطلاعات زمان بر و فرکانس نمونه گیری پایین باشد. هم چنین طراحی‌ها باید تا حد امکان ساده و بدون محاسبات پیچیده باشد که این خود باعث می‌شود دقت نتایج پایین باشد. از این رو پیشنهاد می‌شود که از DSP (Digital Signal Processor) استفاده شود.
- ۲- پیشنهاد می‌شود برای ضرایب کنترل کننده حلقه خارجی برای کنترل ولتاژ با توجه به عملکرد کنترل کننده داخلی با استفاده از الگوریتم‌های هوشمند بهینه شود.
- ۳- با توجه به اینکه در طراحی کنترل کننده با عدم قطعیت مقدار سلف ورودی، تابع کنترل به دست آمد اما در شبیه سازی و پیاده سازی این بخش حذف شد. پیشنهاد می‌شود برای شبیه سازی واقعی تر مساله این بخش به معادلات وارد شود.

مراجع

- [1] J. R. Rodríguez, J. W. Dixon, J. R. Espinoza, J. Pontt, and P. Lezana, "PWM regenerative rectifiers: State of the art," *IEEE Transactions on Industrial Electronics*, vol. 52, no. 1, pp. 5-22, 2005.
- [2] B. Singh, B. N. Singh, A. Chandra, K. Al-Haddad, A. Pandey, and D. P. Kothari, "A review of single-phase improved power quality AC-DC converters," *IEEE Transactions on Industrial Electronics*, vol. 50, no. 5, pp. 962-981, 2003.
- [3] H. Y. Kanaan, K. Al-Haddad, A. Hayek, and I. Mougharbel, "Design, study, modelling and control of a new single-phase high power factor rectifier based on the single-ended primary inductance converter and the Sheppard–Taylor topology," *IET Power Electronics*, vol. 2, no. 2, pp. 163-177, 2009.
- [4] A. Al-Busaidi, V. Pickert, and S. Gadoue, "Single-phase rectifier circuit with output voltage enhancement for automotive generators," *IET Electrical Systems in Transportation*, vol. 5, no. 3, pp. 120-128, 2015.
- [5] M. S. Ortmann, T. B. Soeiro, and M. L. Heldwein, "High switches utilization single-phase PWM boost-type PFC rectifier topologies multiplying the switching frequency," *IEEE Transactions on Power Electronics*, vol. 29, no. 11, pp. 5749-5760, 2014.
- [6] R. Martinez and P. N. Enjeti, "A high-performance single-phase rectifier with input power factor correction," *IEEE Transactions on Power Electronics*, vol. 11, no. 2, pp. 311-317, 1996.
- [7] I.-D. Kim and B. Bose, "New ZCS turn-on and ZVS turn-off unity power factor PWM rectifier with reduced conduction loss and no auxiliary switches," *IEE Proceedings-Electric Power Applications*, vol. 147, no. 2, pp. 146-152, 2000.
- [8] X. Liu *et al.*, "A high-efficiency single-phase ac/dc converter with enabling window control and active input bridge," *IEEE Transactions on Power Electronics*, vol. 27, no. 6, pp. 2912-2924, 2012.
- [9] N. Mohan and T. M. Undeland, *Power electronics: converters, applications, and design*. John Wiley & Sons, 2007.
- [10] W. Song, Z. Deng, S. Wang, and X. Feng, "A Simple Model Predictive Power Control Strategy for Single-Phase PWM Converters With Modulation Function Optimization," *IEEE Transactions on Power Electronics*, vol. 31, no. 7, pp. 5279-5289, 2016.

- [11] Y.-H. Liao and M.-C. Cheng, "A novel PWM strategy of bidirectional AC/DC converters for micro grid system," in *Power Electronics and Drive Systems (PEDS), 2013 IEEE 10th International Conference on*, 2013, pp. 1096-1102: IEEE.
- [12] H.-C. Chen and J.-Y. Liao, "Bidirectional current sensorless control for the full-bridge AC/DC converter with considering both inductor resistance and conduction voltages," *IEEE Transactions on Power Electronics*, vol. 29, no. 4, pp. 2071-2082, 2014.
- [13] Y.-H. Liao, "A novel reduced switching loss bidirectional AC/DC converter PWM strategy with feedforward control for grid-tied microgrid systems," *IEEE Transactions on Power Electronics*, vol. 29, no. 3, pp. 1500-1513, 2014.
- [14] S. Arivarasan, "Analysis and Design of Controller For PWM Rectifiers," *International Journal of Advanced Research in Electrical, Electronics and Instrumentation Engineering*, vol. 3, no. 2, 2014.
- [15] A. Tiwari, P. Agarwal, and S. Srivastava, "Modified hysteresis controlled PWM rectifier," *IEE Proceedings-Electric Power Applications*, vol. 150, no. 4, pp. 389-396, 2003.
- [16] K. Wei, H. Li, and S. Wang, "DSP-based control of the new current hysteresis PWM rectifier system," in *Intelligent Systems and Applications, 2009. ISA 2009. International Workshop on*, 2009, pp. 1-4: IEEE.
- [17] B. Han, S. Baek, and H. Kim, "New controller for single-phase PWM converter without AC source voltage sensor," *IEEE transactions on power delivery*, vol. 20, no. 2, pp. 1453-1458, 2005.
- [18] Y. Sato, T. Ishizuka, K. Nezu, and T. Kataoka, "A new control strategy for voltage-type PWM rectifiers to realize zero steady-state control error in input current," *IEEE Transactions on Industry Applications*, vol. 34, no. 3, pp. 480-486, 1998.
- [19] H.-S. Song, R. Keil, P. Mutschler, J. van der Weem, and K. Nam, "Advanced control scheme for a single-phase PWM rectifier in traction applications," in *Industry Applications Conference, 2003. 38th IAS Annual Meeting. Conference Record of the*, 2003, vol. 3, pp. 1558-1565: IEEE.
- [20] A. B. Youssef, S. K. El Khil, and I. Slama-Belkhodja, "State observer-based sensor fault detection and isolation, and fault tolerant control of a single-phase PWM rectifier for electric railway traction," *IEEE transactions on Power Electronics*, vol. 28, no. 12, pp. 5842-5853, 2013.

- [21] X.-L. Ge, J.-K. Pu, and Y.-C. Liu, "Online open-switch fault diagnosis method in single-phase PWM rectifiers," *Electronics Letters*, vol. 51, no. 23, pp. 1920-1922, 2015.
- [22] R. Costa-Castelló, R. Grino, and E. Fossas, "Resonant control of a single-phase full-bridge unity power factor boost rectifier," in *Control Applications, 2007. CCA 2007. IEEE International Conference on*, 2007, pp. 599-604: IEEE.
- [23] V. M. Mishra, A. N. Tiwari, and N. K. Sharma, "Novel Optimization Technique for PI Controller Parameters of ac/dc PWM Converter using Genetic Algorithms," *International Journal of Power Electronics and Drive Systems (IJPEDS)*, vol. 2, no. 2, pp. 151-159, 2012.
- [24] J. Affari and A. Dastfan, "Optimization of Single-phase PWM Rectifier Performance by Using the Genetic Algorithm," in *Internafional Conference on Renewable Energies and Power Quality*, 2010, pp. 115-21.
- [25] P. Mao, M. Zhang, S. Cui, W. Zhang, and B.-H. Kwon, "A Review of Current Control Strategy for Single-Phase Grid-Connected Inverters," *TELKOMNIKA (Telecommunication Computing Electronics and Control)*, vol. 12, no. 3, pp. 563-580, 2014.
- [26] S. Golestan, M. Ramezani, J. M. Guerrero, F. D. Freijedo, and M. Monfared, "Moving average filter based phase-locked loops: performance analysis and design guidelines," *IEEE Transactions on Power Electronics*, vol. 29, no. 6, pp. 2750-2763, 2014.
- [27] M. Karimi-Ghartema, *Enhanced phase-locked loop structures for power and energy applications*. John Wiley & Sons, 2014.
- [28] S. Golestan, M. Monfared, F. D. Freijedo, and J. M. Guerrero, "Design and tuning of a modified power-based PLL for single-phase grid-connected power conditioning systems," *IEEE Transactions on Power Electronics*, vol. 27, no. 8, pp. 3639-3650, 2012.
- [29] S. Golestan, M. Monfared, F. D. Freijedo, and J. M. Guerrero, "Dynamics assessment of advanced single-phase PLL structures," *IEEE Transactions on Industrial Electronics*, vol. 60, no. 6, pp. 2167-2177, 2013.
- [30] S. Shinnaka, "A robust single-phase PLL system with stable and fast tracking," *IEEE Transactions on Industry Applications*, vol. 44, no. 2, pp. 624-633, 2008.
- [31] M. Karimi-Ghartemani and M. R. Iravani, "A nonlinear adaptive filter for online signal analysis in power systems: Applications," *IEEE Transactions on Power Delivery*, vol. 17, no. 2, pp. 617-622, 2002.

- [32] L. Amuda, B. Cardoso Filho, S. Silva, S. Silva, and A. Diniz, "Wide bandwidth single and three-phase PLL structures for grid-tied PV systems," in *Photovoltaic Specialists Conference, 2000. Conference Record of the Twenty-Eighth IEEE*, 2000, pp. 1660-1663: IEEE.
- [33] Y. Han, M. Luo, X. Zhao, J. M. Guerrero, and L. Xu, "Comparative Performance Evaluation of Orthogonal-Signal-Generators-Based Single-Phase PLL Algorithms—A Survey," *IEEE Transactions on Power Electronics*, vol. 31, no. 5, pp. 3932-3944, 2016.
- [34] S.-H. Hwang, L. Liu, H. Li, and J.-M. Kim, "DC offset error compensation for synchronous reference frame PLL in single-phase grid-connected converters," *IEEE Transactions on power electronics*, vol. 27, no. 8, pp. 3467-3471, 2012.
- [35] J. Wang, J. Liang, F. Gao, L. Zhang, and Z. Wang, "A method to improve the dynamic performance of moving average filter-based PLL," *IEEE Transactions on Power Electronics*, vol. 30, no. 10, pp. 5978-5990, 2015.
- [36] M. Hraškp, J. Kuchta, and J. Buday, "Single phase PWM rectifier in traction application," *Journal of electrical engineering*, vol. 62, no. 4, pp. 206-212, 2011.
- [37] K. Thiyagarajah, V. Ranganathan, and B. R. Iyengar, "A high switching frequency IGBT PWM rectifier/inverter system for AC motor drives operating from single phase supply," *IEEE Transactions on Power Electronics*, vol. 6, no. 4, pp. 576-584, 1991.
- [38] J. Lettl and R. Dolecek, "EMC increasing of PWM rectifier in comparison with classical rectifier," *Radioengineering*, 2008.
- [39] S. Somkun, P. Sehakul, and V. Chunkag, "Novel control technique of single-phase PWM rectifier by compensating output ripple voltage," in *Industrial Technology, 2005. ICIT 2005. IEEE International Conference on*, 2005, pp. 969-974: IEEE.
- [40] G. Pandove, A. Trivedi, and M. Singh, "Repetitive control-based single-phase bidirectional rectifier with enhanced performance," *IET Power Electronics*, vol. 9, no. 5, pp. 1029-1036, 2016.
- [41] R. Wang *et al.*, "A high power density single-phase PWM rectifier with active ripple energy storage," *IEEE Transactions on Power Electronics*, vol. 26, no. 5, pp. 1430-1443, 2011.
- [42] M. C. Kisacikoglu, B. Ozpineci, and L. M. Tolbert, "EV/PHEV bidirectional charger assessment for V2G reactive power operation," *IEEE Transactions on Power Electronics*, vol. 28, no. 12, pp. 5717-5727, 2013.

- [43] C. Y. Chan, "Analysis and experimental investigation of a current controller for a full-bridge boost rectifier," *IET Power Electronics*, vol. 6, no. 2, pp. 270-275, 2013.
- [44] D. Dong *et al.*, "Modes of operation and system-level control of single-phase bidirectional PWM converter for microgrid systems," *IEEE Transactions on Smart Grid*, vol. 3, no. 1, pp. 93-104, 2012.
- [45] W. Perruquetti and J.-P. Barbot, *Sliding mode control in engineering*. CRC Press, 2002.
- [46] J.-J. E. Slotine and W. Li, *Applied nonlinear control* (no. 1). Prentice hall Englewood Cliffs, NJ, 1991.
- [47] W. Jiang, "Sliding-mode control of single-phase PWM rectifier for DC microgrid applications," in *Proceedings of 2010 3rd International Conference on Computer and Electrical Engineering (ICCEE 2010 no. 1)*, 2012.
- [48] L. Xiong, F. Zhuo, F. Wang, X. Liu, and M. Zhu, "A Fast Orthogonal Signal-Generation Algorithm Characterized by Noise Immunity and High Accuracy for Single-Phase Grid," *IEEE Transactions on Power Electronics*, vol. 31, no. 3, pp. 1847-1851, 2016.

IRFP460 datasheet : پیوست أ


PD-9.512B

**International
IR Rectifier**

IRFP460

HEXFET® Power MOSFET

- Dynamic dv/dt Rating
- Repetitive Avalanche Rated
- Isolated Central Mounting Hole
- Fast Switching
- Ease of Paralleling
- Simple Drive Requirements




$V_{DSS} = 500V$
$R_{DS(on)} = 0.27\Omega$
$I_D = 20A$

Description

Third Generation HEXFETs from International Rectifier provide the designer with the best combination of fast switching, ruggedized device design, low on-resistance and cost-effectiveness.

The TO-247 package is preferred for commercial-industrial applications where higher power levels preclude the use of TO-220 devices. The TO-247 is similar but superior to the earlier TO-218 package because of its isolated mounting hole. It also provides greater creepage distance between pins to meet the requirements of most safety specifications.



DATA SHEETS

Absolute Maximum Ratings

	Parameter	Max.	Units
$I_D @ T_C = 25^\circ C$	Continuous Drain Current, $V_{GS} @ 10 V$	20	A
$I_D @ T_C = 100^\circ C$	Continuous Drain Current, $V_{GS} @ 10 V$	13	
I_{DM}	Pulsed Drain Current ①	80	
$P_D @ T_C = 25^\circ C$	Power Dissipation	280	W
	Linear Derating Factor	2.2	W/°C
V_{GS}	Gate-to-Source Voltage	± 20	V
E_{AS}	Single Pulse Avalanche Energy ②	960	mJ
I_{AR}	Avalanche Current ①	20	A
E_{AR}	Repetitive Avalanche Energy ①	28	mJ
dv/dt	Peak Diode Recovery dv/dt ③	3.5	V/ns
T_J T_{STG}	Operating Junction and Storage Temperature Range	-55 to +150	°C
	Soldering Temperature, for 10 seconds	300 (1.6mm from case)	
	Mounting Torque, 6-32 or M3 screw	10 lbf•in (1.1 N•m)	

Thermal Resistance

	Parameter	Min.	Typ.	Max.	Units
$R_{\theta JC}$	Junction-to-Case	—	—	0.45	°C/W
$R_{\theta CS}$	Case-to-Sink, Flat, Greased Surface	—	0.24	—	
$R_{\theta JA}$	Junction-to-Ambient	—	—	40	

پوست ب: IR2113 datasheet

Data Sheet No. PD60147 rev.U



IR2110(-1-2)(S)PbF/IR2113(-1-2)(S)PbF

HIGH AND LOW SIDE DRIVER

Features

- Floating channel designed for bootstrap operation
Fully operational to +500V or +600V
Tolerant to negative transient voltage
dV/dt immune
- Gate drive supply range from 10 to 20V
- Undervoltage lockout for both channels
- 3.3V logic compatible
Separate logic supply range from 3.3V to 20V
Logic and power ground $\pm 5V$ offset
- CMOS Schmitt-triggered inputs with pull-down
- Cycle by cycle edge-triggered shutdown logic
- Matched propagation delay for both channels
- Outputs in phase with inputs


Product Summary

V_{OFFSET} (IR2110)	500V max.
(IR2113)	600V max.
$I_{\text{O+/-}}$	2A / 2A
V_{OUT}	10 - 20V
$t_{\text{on/off}}$ (typ.)	120 & 94 ns
Delay Matching (IR2110)	10 ns max.
(IR2113)	20ns max.


Description

The IR2110/IR2113 are high voltage, high speed power MOSFET and IGBT drivers with independent high and low side referenced output channels. Proprietary HVIC and latch immune CMOS technologies enable ruggedized monolithic construction. Logic inputs are compatible with standard CMOS or LSTTL output, down to 3.3V logic. The output drivers feature a high pulse current buffer stage designed for minimum driver cross-conduction. Propagation delays are matched to simplify use in high frequency applications. The floating channel can be used to drive an N-channel power MOSFET or IGBT in the high side configuration which operates up to 500 or 600 volts.

Packages



Typical Connection



Absolute Maximum Ratings

Absolute maximum ratings indicate sustained limits beyond which damage to the device may occur. All voltage parameters are absolute voltages referenced to COM. The thermal resistance and power dissipation ratings are measured under board mounted and still air conditions. Additional information is shown in Figures 28 through 35.

Symbol	Definition	Min.	Max.	Units	
V _B	High side floating supply voltage (IR2110)	-0.3	525	V	
	(IR2113)	-0.3	625		
V _S	High side floating supply offset voltage	V _B - 25	V _B + 0.3		
V _{HO}	High side floating output voltage	V _S - 0.3	V _B + 0.3		
V _{CC}	Low side fixed supply voltage	-0.3	25		
V _{LO}	Low side output voltage	-0.3	V _{CC} + 0.3		
V _{DD}	Logic supply voltage	-0.3	V _{SS} + 25		
V _{SS}	Logic supply offset voltage	V _{CC} - 25	V _{CC} + 0.3		
V _{IN}	Logic input voltage (HIN, LIN & SD)	V _{SS} - 0.3	V _{DD} + 0.3		
dV _S /dt	Allowable offset supply voltage transient (figure 2)	—	50		V/ns
P _D	Package power dissipation @ T _A ≤ +25°C	(14 lead DIP)	—	1.6	W
		(16 lead SOIC)	—	1.25	
R _{THJA}	Thermal resistance, junction to ambient	(14 lead DIP)	—	75	°C/W
		(16 lead SOIC)	—	100	
T _J	Junction temperature	—	150	°C	
T _S	Storage temperature	-55	150		
T _L	Lead temperature (soldering, 10 seconds)	—	300		

Recommended Operating Conditions

The input/output logic timing diagram is shown in figure 1. For proper operation the device should be used within the recommended conditions. The V_S and V_{SS} offset ratings are tested with all supplies biased at 15V differential. Typical ratings at other bias conditions are shown in figures 36 and 37.

Symbol	Definition	Min.	Max.	Units
V _B	High side floating supply absolute voltage	V _S + 10	V _S + 20	V
V _S	High side floating supply offset voltage (IR2110)	Note 1	500	
	(IR2113)	Note 1	600	
V _{HO}	High side floating output voltage	V _S	V _B	
V _{CC}	Low side fixed supply voltage	10	20	
V _{LO}	Low side output voltage	0	V _{CC}	
V _{DD}	Logic supply voltage	V _{SS} + 3	V _{SS} + 20	
V _{SS}	Logic supply offset voltage	-5 (Note 2)	5	
V _{IN}	Logic input voltage (HIN, LIN & SD)	V _{SS}	V _{DD}	
T _A	Ambient temperature	-40	125	

Note 1: Logic operational for V_S of -4 to +500V. Logic state held for V_S of -4V to -V_{BS}. (Please refer to the Design Tip DT97-3 for more details).

Note 2: When V_{DD} < 5V, the minimum V_{SS} offset is limited to -V_{DD}.



Description of STM32F2xx Standard Peripheral Library

Introduction

The STM32F2xx Standard Peripheral Library covers 3 abstraction levels, and includes:

- A complete register address mapping with all bits, bitfields and registers declared in C. This avoids a cumbersome task and more important, it brings the benefits of a bug free reference mapping file, speeding up the early project phase.
- A collection of routines and data structures covering all peripheral functions (drivers with common API). It can directly be used as a reference framework, since it also includes macros for supporting core-related intrinsic features, common constants, and definition of data types.
- A set of examples covering all available peripherals with template projects for the most common development tools. With the appropriate hardware evaluation board, this allows to get started with a brand-new micro within few hours.

Each driver consists of a set of functions covering all peripheral features. The development of each driver is driven by a common API (application programming interface) which standardizes the driver structure, the functions and the parameter names.

The driver source code is developed in 'Strict ANSI-C' (relaxed ANSI-C for projects and example files). It is fully documented and is MISRA-C 2004 compliant. Writing the whole library in 'Strict ANSI-C' makes it independent from the development tools. Only the start-up files depend on the development tools. Thanks to the Standard Peripheral Library, low-level implementation details are transparent so that reusing code on a different MCU requires only to reconfigure the compiler. As a result, developers can easily migrate designs across the STM32 series to quickly bring product line extensions to market without any redesign. In addition, the library is built around a modular architecture that makes it easy to tailor and run it on the same MCU using hardware platforms different from ST evaluation boards.

The Standard Peripheral Library implements run-time failure detection by checking the input values for all library functions. Such dynamic checking contributes towards enhancing the robustness of the software. Run-time detection is suitable for user application development and debugging. It adds an overhead which can be removed from the final application code to minimize code size and execution speed. For more details refer to [Section 1.1.5: "Run-time checking"](#).

Since the Standard Peripheral Library is generic and covers all peripheral features, the size and/or execution speed of the application code may not be optimized. For many applications, the library may be used as is. However, for applications having tough constraints in terms of code size and/or execution speed, the library drivers should be used as a reference on how to configure the peripheral and tailor them to specific application requirements.

The firmware library user manual is structured as follows:

- Document conventions, rules, architecture and overview of the Library package.
- How to use and customize the Library (step by step).
- Detailed description of each peripheral driver: configuration structure, functions and how to use the provided API to build your application.

The STM32F2xx Standard Peripheral Library will be referred to as Library throughout the document, unless otherwise specified.




پیوست د: گزارش کاربری اینورتر مورد استفاده

اینورتر تک فاز ساخته شده در قدرت 1KW، توانایی اتصال مستقیم به مدار کنترلر را دارا است. مدار قدرت این برد از طریق Opto Coupler از بخش کنترل ایزوله شده است. هم چنین در این مدار از یک چیپ CPLD برای کنترل و حفاظت دستگاه استفاده شده است. در بخش‌های بعدی به تشریح جزئیات این مدار خواهیم پرداخت.

پورت ورودی


این پورت وظیفه اتصال مدار اینورتر به مدار DSP را بر عهده دارد. این پورت شامل چهار پالس PWM برای ورودی، دو عدد سیگنال اندازه‌گیری شده ولتاژ و جریان و هم چنین یک سیگنال خطا به عنوان خروجی است. شماتیک این پورت به صورت زیر است:



شکل (د-۱) پورت‌های ورودی برد واسط

پالس ورودی

پالس ورودی از طریق پورت ورودی به مدار اعمال می‌گردد. تعداد پالس‌های در نظر گرفته شده برای این برد حداکثر چهار پالس است که می‌بایستی توسط کاربر Dead Time مربوط به پالس‌های هر بازو در حالت چهار پالسی رعایت گردد. در صورتی که از دو پالس برای ورودی استفاده گردد، برنامه CPLD باید به صورت مناسب تغییر پیدا نماید. به دلیل آن که پالس ورودی می‌تواند دارای سطح ولتاژ 3.3V یا 5V و یا سطوح دیگری باشد (افت ولتاژ و تاثیر نویز ناشی از محیط)، در طبقه ورودی برد تقویت می‌گردد. مدار تقویت پالس برای یک پالس به صورت زیر است:



شکل (د-۲) مدار طبقه اول تقویت کننده پالس‌های ورودی مدار واسط


کلیه پالس‌های ورودی پس از تقویت به مدار CPLD وارد می‌گردند.

مدار CPLD

در این برد از یک CPLD به شماره EPM7064SLC44-10 برای کنترل پالس، حفاظت مدار و

هم چنین اعلام وضعیت کاری برد استفاده شده است. مدار CPLD به صورت زیر مورد استفاده قرار


گرفته است:



شکل (د-۳) مدار و شماتیک CPLD

پالس‌های ورودی از طریق مدار داخلی CPLD که برنامه نویسی شده است به مدار ایزوله ساز

ارسال می‌گردد. هم چنین برای کنترل CPLD از یک مدار فرمان به صورت زیر استفاده شده است:




شکل (د-۴) مدار فرمان CPLD

پایه RESET پورت P1 به صورت پیش فرض به سطح صفر وصل است و در صورتی که از سطح صفر جدا گردد، CPLD ریست شده و تا رسیدن فرمان START منتظر می‌ماند. فرمان RESET برای زمانی در نظر گرفته شده است که خطایی در سیستم به وجود آید. در این حالت CPLD بر روی خطا قفل کرده و اجازه ارسال پالس‌های PWM را به بخش ایزولاسیون نمی‌دهد. در صورت RESET کردن و START کردن CPLD و موجود بودن خطا، مرحله قبل مجدداً تکرار خواهد شد. START کردن CPLD با اتصال پایه مورد نظر در پورت P1 به سطح یک حاصل می‌گردد.

لازم به ذکر است که CPLD دو پالس حفاظتی از مدار سنسور ولتاژ و مدار سنسور جریان که در قسمت‌های بعدی توضیح داده خواهند شد دریافت می‌نماید. در صورت وجود چنین پالس‌هایی، پالس-های PWM خروجی توسط CPLD قطع شده و تا زمانی که RESET و START نگردد پالس‌ها وصل نخواهد شد. در این حالت CPLD یک پالس خطا برای DSP از طریق پورت ورودی نیز ارسال خواهد

نمود.


هم چنین برای اطلاع از وضعیت کاری CPLD، تعداد دو عدد LED در نظر گرفته شده است که برای نمایش وجود خطا و هم چنین وضعیت کاری CPLD استفاده شده است. مدار این قسمت به صورت زیر است:



شکل (د-۵) مدار نشان دهنده وضعیت کاری CPLD

ایزولاسیون


این قسمت وظیفه ایزوله کردن پالس‌های خروجی از CPLD را بر عهده دارد. این پالس‌ها قبل از انتقال به بخش قدرت باید از این طریق ایزوله گردند. ایزولاتور این قسمت، آی سی 6N137 است. مدار این قسمت برای یک پالس برابر است با:



شکل (د-۶) مدار مربوط به آی سی اپتوکوپلر

دراپور MOSFET

پالس‌های ایزوله شده در قسمت قبل، به مدار دراپور MOSFET ارسال می‌گردند. دراپور این مدار، آی سی به شماره IR2113 است. این آی سی برای تقویت پالس هر بازو مورد استفاده قرار می‌گیرد. مدار این دراپور به صورت زیر است:




شکل (د-۷) مدار مربوط به دراپور کلید قدرت

خروجی این مدار به MOSFET ها ارسال می‌گردد.

مدار قدرت

مدار قدرت این برد با در نظر گرفتن خازن DC Link و فیوزهای حفاظتی به صورت زیر است:




شکل (د-۸) مدار قدرت برد اینورتر

لازم به ذکر است که مدار DC Link در نظر گرفته شده برای این برد، صرفاً جهت تثبیت ولتاژ در نظر گرفته شده است و باید ولتاژ DC اصلی در خارج از برد تولید شود.

سنسور ولتاژ


برای این برد یک مدار سنسور ولتاژ در نظر گرفته شده است. این سنسور برای اندازه‌گیری ولتاژ خروجی و هم‌چنین حفاظت ولتاژ خروجی مورد استفاده قرار می‌گیرد. سنسور این مدار LV25P است که خروجی آن به صورت جریان است. این سنسور برای ولتاژ 220V خروجی تنظیم مقاومتی شده است. با توجه به جریان 10mA اشاره شده در کاتالوگ سنسور، ولتاژ 220V به یک مقاومت $22K\Omega$ / 2W نیاز دارد. خروجی جریان این سنسور به یک مدار تنظیم بهره اولیه به صورت زیر انتقال می‌یابد:



شکل (د-۹) مدار تنظیم بهره اولیه سنسور ولتاژ

توسط پتانسیومتر P9، بهره اولیه سیگنال خروجی سنسور قابل تنظیم است. از جامپر S4 برای تنظیم بهره مدار نسبت به یک ولتاژ مرجع 10V استفاده می‌گردد. خروجی این مدار به عنوان ورودی برای دو مدار دیگر مورد استفاده قرار می‌گیرد.

اولین مدار، مدار حفاظت اضافه ولتاژ است که به صورت زیر مورد استفاده قرار می‌گیرد:




شکل (د-۱۰) مدار حفاظت اضافه ولتاژ سنسور ولتاژ

در این مدار، توسط پتانسیومتر P8 یک سطح حفاظتی برای پیک ولتاژ در نظر گرفته می‌شود و در صورتی که ولتاژ خروجی از این سطح بیشتر گردد یک پالس برای مدار CPLD ارسال می‌گردد و کلیه پالس‌ها توسط CPLD قطع می‌گردند. همان طور که از مدار مشخص است، این حفاظت برای یک نیم سیکل در نظر گرفته شده است که با توجه به این که سیگنال ولتاژ در حال حفاظت است مسئله مهمی نخواهد بود و به قطعه‌ای آسیب نخواهد رسید.

مدار دوم برای ارسال سیگنال ولتاژ به مدار ADC برد DSP مورد استفاده قرار می‌گیرد. این مدار

به صورت زیر است:



شکل (د-۱۱) مدار خروجی سنسور ولتاژ به ورودی برد واسط

به دلیل آن که ولتاژ خروجی سنسور متناسب با ولتاژ در حال اندازه‌گیری با دامنه مثبت و منفی

است لذا باید سطح آن برای ارسال به ADC تنظیم گردد. سیگنال ورودی به ADC مدار DSP باید در محدوده 0 ~ 3.3V قرار گیرد. بنابراین باید دارای دو مشخصه به صورت زیر باشد:

سیگنال قسمت منفی نداشته باشد. در این حالت باید با یک مقدار DC جمع گردد. این مقدار DC از طریق پتانسیومتر P11 قابل تنظیم است.


دامنه آن حداکثر برابر 3.3V و حداقل برابر صفر باشد. این عمل نیز به کمک پتانسیومتر P10 قابل تنظیم است.

نکته قابل ذکر آن است که این تنظیم باید برای حداکثر سیگنال انجام گردد. لذا به کمک یک پالس ژنراتور باید حداکثر سیگنال خروجی سنسور به ورودی مدار سنسور ولتاژ اعمال گردد و سپس تنظیم سطوح حفاظتی و مدار ADC به صورت کامل و دقیق انجام گردد تا از آسیب رسیدن به بخش های مختلف مدار مخصوصا مدار ADC جلوگیری گردد. بهتر است سطح خروجی برای اعمال به ADC به جای 3.3V در مقدار 3V تنظیم گردد.

جامپر S5 باید در مقدار تنظیم شده قرار داشته باشد.

سنسور جریان


در این برد، از یک سنسور جریان نیز برای اندازه گیری جریان فاز خروجی استفاده شده است. سنسور مورد استفاده قرار گرفته در این برد، سنسور جریان به شماره LA25NP است. خروجی این سنسور به صورت جریان است و باید به کمک یک مقاومت به ولتاژ تبدیل و بهره آن تنظیم گردد. این مدار به صورت زیر است:



شکل (د-۱۲) مدار تنظیم بهره اولیه سنسور جریان

مقاومت‌های R59 و R58 برای تبدیل جریان خروجی سنسور به ولتاژ مورد استفاده قرار می‌گیرد. این مقادیر توسط کاتالوگ سنسور قابل تنظیم است. از طریق پتانسیومتر P4 مقدار بهره اولیه سنسور جریان قابل تنظیم است. از جامپر S2 نیز می‌توان برای تنظیم دقیق بهره مدار با استفاده از یک ولتاژ مرجع 1V استفاده نمود. خروجی این مدار به عنوان ورودی برای دو مدار دیگر مورد استفاده قرار می‌گیرد.


اولین مدار برای حفاظت مورد استفاده قرار می‌گیرد که شکل مدار حفاظت به صورت زیر است:



شکل (د-۱۳) مدار حفاظت اضافه ولتاژ سنسور جریان

همان طور که از مدار مشخص است، توسط پتانسیومتر P4 یک سطح حفاظتی به وجود می‌آید که می‌تواند جریان خروجی را در هر دو نیم سیکل مثبت و منفی حفاظت نماید. خروجی این مدار در صورت بروز خطا به CPLD اعمال می‌گردد.


مدار دوم نیز برای تنظیم مقدار جریان جهت ارسال به ADC مورد استفاده قرار می‌گیرد. این مدار به صورت زیر بوده و توضیحات آن به طور مفصل در قسمت مربوط به سنسور ولتاژ بیان گردید. خواهشمند است برای تنظیم مدار به پتانسیومترهای قرار گرفته در این مدار توجه لازم را مبذول فرمایید.



شکل (د-۱۴) مدار خروجی سنسور جریان به ورودی برد واسط

مدار تولید ولتاژ مرجع 10V و 1V


برای تولید ولتاژ مرجع، از آی سی TL431 به صورت زیر استفاده شده است:



شکل (د-۱۵) مدار تولید ولتاژ مرجع برای خود تنظیم برد سنسورها


تغذیه مدار

این مدار به دو تغذیه مجزا از هم (با زمین‌های متفاوت) نیاز دارد. یک تغذیه مربوط به قسمت دیجیتال و یک تغذیه مربوط به قسمت قدرت. تغذیه قسمت دیجیتال از طریق پورت JP2 و به صورت زیر است:



شکل (د-۱۶) مدار تغذیه بخش دیجیتال برد اینورتر

تغذیه قسمت قدرت نیز از طریق پورت P2 و به صورت زیر است:




شکل (د-۱۷) مدار تغذیه بخش قدرت برد اینورتر

لازم به ذکر است که زمین تغذیه قدرت و زمین DC Link باید به هم وصل باشند. پورت مربوط به DC Link پورت P3 است و پورت JP4 برای ولتاژ خروجی در نظر گرفته شده است.

Abstract

In this thesis, the connection of power electronic converters to the grid and control of single-phase PWM rectifier have been investigated. After carefully reviewing the overall structure and behavior of PLL and introducing its various types, a suitable structure for synchronizing the single-phase rectifier is proposed. The desired performance of single-phase PWM rectifiers depends on the coherence of the current and the input voltage with a low THD, while the output voltage has a limited fluctuation amplitude. Various structures for single-phase rectifiers have been introduced. In this thesis, the main structure with four power keys has been investigated, and it has been simulated after designing and providing a suitable controller for achieving the desired goals with the proposed PLL. The cascade control has been used for controlling the system. It consists of two nesting loop. The inner loop controls the input current with slip mode control, and the external loop controls the output voltage using the PI controller. In order to verify the accuracy of the simulated results, a 100 VA laboratory prototype was used and simulation and experimental results were compared. The simulation and prototype results show that, the input current has a low THD and is acceptable. The PF of the converter is very close to unit. Also, the voltage controller stabilizes the output voltage with the least oscillation at the desired voltage level.

Key words: single-phase rectifier, nested control, sliding mode control, phase locked loop



Shahrood University of Technology
Faculty of Electrical and Robotic Engineering

Use of PLL in grid connected single phase PWM rectifier; design and implemetation

by:

Ali Hassannia Kheibari

Supervisor:

Dr. Ali Dastfan

September 2017