

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



دانشکده‌ی پردیس خوارزمی

رشته مهندسی برق گرایش الکترونیک

پایان‌نامه کارشناسی ارشد

طراحی یک مرجع ولتاژ بندگپ با فن‌آوری CMOS بدون استفاده از مقاومت

نگارنده: عابد اسماعیلی

استاد راهنما:

دکتر عماد ابراهیمی

شهریور ۹۵

دانشگاه صنعتی شاهرود

دانشکده : پردیس خوارزمی

گروه : الکترونیک

پایان نامه کارشناسی ارشد آقای عابد اسماعیلی به شماره دانشجویی: ۹۲۴۵۲۲۴

تحت عنوان: طراحی یک مرجع ولتاژ بندگانپ با فن آوری CMOS بدون استفاده از مقاومت

در تاریخ ۹۵/۶/۱۶ توسط کمیته تخصصی زیر جهت اخذ مدرک کارشناسی ارشد مهندسی الکترونیک مورد ارزیابی و با درجه مورد پذیرش قرار گرفت.

امضاء	اساتید مشاور	امضاء	اساتید راهنما
	نام و نام خانوادگی :		نام و نام خانوادگی : عماد ابراهیمی
	نام و نام خانوادگی :		نام و نام خانوادگی :

امضاء	نماینده تحصیلات تکمیلی	امضاء	اساتید داور
	نام و نام خانوادگی : علی عباس نژاد		نام و نام خانوادگی : محمد اشرف
			نام و نام خانوادگی : جواد قالیبافان
			نام و نام خانوادگی :
			نام و نام خانوادگی :

قدردانی و تشکر

با تشکر فراوان از استاد ارجمندم، جناب آقای دکتر ابراهیمی که همیشه مشوق من در تمام مراحل انجام این پایان نامه بودند و با حوصله فراوان و راهنمایی‌های ارزشمند خود، راه را برای به نتیجه رسیدن این پایان نامه، هموار نمودند.

تعهد نامه

اینجانب عابد اسماعیلی دانشجوی دوره کارشناسی ارشد رشته مهندسی الکترونیک دانشکده پردیس خوارزمی دانشگاه شاهرود نویسنده پایان نامه طراحی یک مرجع ولتاژ بندگپ با فن آوری CMOS بدون استفاده از مقاومت تحت راهنمایی آقای دکتر عماد ابراهیمی متعهد می شوم.

- تحقیقات در این پایان نامه توسط اینجانب انجام شده است و از صحت و اصالت برخوردار است.
- در استفاده از نتایج پژوهشهای محققان دیگر به مرجع مورد استفاده استناد شده است.
- مطالب مندرج در پایان نامه تاکنون توسط خود یا فرد دیگری برای دریافت هیچ نوع مدرک یا امتیازی در هیچ جا ارائه نشده است.
- کلیه حقوق معنوی این اثر متعلق به دانشگاه شاهرود می باشد و مقالات مستخرج با نام « دانشگاه صنعتی شاهرود » و یا « Shahrood University of technology » به چاپ خواهد رسید.
- حقوق معنوی تمام افرادی که در به دست آمدن نتایج اصلی پایان نامه تأثیرگذار بوده اند در مقالات مستخرج از پایان نامه رعایت می گردد.
- در کلیه مراحل انجام این پایان نامه ، در مواردی که از موجود زنده (یا بافتهای آنها) استفاده شده است ضوابط و اصول اخلاقی رعایت شده است.
- در کلیه مراحل انجام این پایان نامه، در مواردی که به حوزه اطلاعات شخصی افراد دسترسی یافته یا استفاده شده است اصل رازداری ، ضوابط و اصول اخلاق انسانی رعایت شده است .

تاریخ

امضای دانشجو

مالکیت نتایج و حق نشر

- کلیه حقوق معنوی این اثر و محصولات آن (مقالات مستخرج، کتاب، برنامه های رایانه ای، نرم افزارها و تجهیزات ساخته شده است) متعلق به دانشگاه صنعتی شاهرود می باشد. این مطلب باید به نحو مقتضی در تولیدات علمی مربوطه ذکر شود.
- استفاده از اطلاعات و نتایج موجود در پایان نامه بدون ذکر مرجع مجاز نمی باشد.

چکیده

در این پژوهش، دو مدار مرجع ولتاژ زیر یک ولت ارائه شده، که در آن‌ها به جای ترانزیستور BJT از ترانزیستور CMOS در ناحیه زیر آستانه استفاده شده است. در ضمن در مدار آن‌ها از مقاومت استفاده نشده است و ساختار هر دو مدار مبتنی بر ایجاد ولتاژ CTAT و PTAT با استفاده از ترانزیستور CMOS در ناحیه زیر آستانه است.

در ساختار آن‌ها برای تولید ولتاژ CTAT به جای ترانزیستور دوقطبی از ترانزیستورهای CMOS در ناحیه کاری زیر آستانه استفاده شده است. با این عمل جریان مصرفی به مقدار قابل توجهی کاهش می‌یابد. در مدار نخست، برای تولید ولتاژ PTAT از دو مدار CTAT استفاده شده است، که اختلاف آن‌ها ولتاژ PTAT را بوجود می‌آورد. برای افزایش دقت ولتاژ خروجی، از تقویت‌کننده عملیاتی کسکود تاشده، به خاطر بهره بیشتر استفاده شده است. مدار در سه مرحله کلیدزنی ولتاژ مرجع حدود $0/9$ ولت در خروجی ایجاد می‌کند. وابستگی رفتار مدار به دما بسیار کم و تغییرات ولتاژ خروجی نسبت به تغییرات دما حدود 22 ppm در بازه دمایی صفر تا 90 درجه سانتی‌گراد می‌باشد. لازم به ذکر است مدارهای پیشنهادی در فناوری $0.18 \mu\text{m}$ و توسط نرم‌افزار ADS شبیه‌سازی گردیده است. تحلیل مونت‌کارلو نشان می‌دهد، مقدار میانگین ولتاژ مرجع (μ) برابر $0/899$ ولت، انحراف معیار آن (σ) برابر $0/062$ و در نتیجه $\sigma/\mu = 6/9\%$ می‌باشد.

در ساختار پیشنهادی دوم با حذف تقویت‌کننده عملیاتی و ساخت ولتاژهای PTAT و CTAT به‌طور جداگانه، و اضافه کردن مدار ترکیب‌کننده ولتاژ PTAT و CTAT در انتهای مدار، جریان مصرفی مدار به نحو قابل ملاحظه‌ای کاهش یافته و حدود 345 نانوآمپر شده است. ولتاژ خروجی این مدار، برابر 745 میلی‌ولت و تغییرات ولتاژ خروجی نسبت به تغییرات دما، برابر 38.28 ppm در بازه دمایی صفر تا 90 درجه سانتی‌گراد است. با تحلیل مونت‌کارلو، مقدار میانگین ولتاژ مرجع (μ)

برابر ۰/۷۴۵ ولت و انحراف معیار آن (O) برابر ۰/۰۰۰۹۵ اندازه گیری شده و $O/\mu = ۰/۱۲\%$ بدست آمده است.

در هر دو ساختار پیشنهادی می توان ولتاژ مرجع خروجی را با تغییر نسبت ابعاد ترانزیستورها و دیگر المان های مدار تنظیم نمود.

کلیدواژه: شکاف باند، PTAT، CTAT، زیرآستانه، CMOS، مونت کارلو، مرجع ولتاژ

فهرست جدول‌ها	ی.....
فهرست شکل‌ها	ک.....
فصل ۱- پیش‌گفتار	۱.....
۱-۱ مقدمه	۲.....
۲-۱ انگیزه این پژوهش	۲.....
۳-۱ نحوه تقسیم بندی پایان نامه و نوآوری‌های آن	۴.....
فصل ۲- مراجع ولتاژ شکاف‌باند	۷.....
۱-۲ مقدمه	۸.....
۲-۲ مرجع ولتاژ ویدلار	۱۰.....
۳-۲ اولین مرجع ولتاژ شکاف‌باند، با استفاده از تقویت‌کننده عملیاتی	۱۳.....
۴-۲ مرجع ولتاژ بروکا	۱۵.....
۵-۲ مرجع ولتاژ با استفاده از ترازیستور CMOS در ناحیه زیرآستانه	۱۶.....
۶-۲ تولید ولتاژ PTAT خودآبشاری	۱۶.....
۷-۲ اولین مدار جبران ساز انحنای منحنی در پیوند بیس امیتر	۱۷.....
۸-۲ جبران ساز انحنای منحنی در پیوند بیس امیتر	۱۸.....
۹-۲ استفاده ترانزیستور CMOS در مدارات کلیدخازنی	۱۹.....
۱-۹-۲ استفاده از ترانزیستور MOS به عنوان کلید	۱۹.....
۲-۹-۲ کاربرد ترانزیستور NMOS در مدار کلید خازنی	۱۹.....
۳-۹-۲ کاربرد ترانزیستور PMOS در مدار کلید خازنی	۲۱.....
۱۰-۲ مرجع ولتاژ شکاف‌باند کلیدخازنی بدون مقاومت	۲۲.....
۱۱-۲ مرجع ولتاژ شکاف‌باند کلیدخازنی بدون مقاومت با حذف تاثیر ولتاژ آفست	۲۶.....
فصل ۳- چالش‌های موجود در طراحی مراجع ولتاژ شکاف‌باند	۲۹.....

۳۰.....	۱-۳ مقدمه
۳۰.....	۲-۳ طراحی تقویت‌کننده‌های عملیاتی
۳۱.....	۱-۲-۳ اثر گین محدود op-amp
۳۳.....	۲-۲-۳ تقویت‌کننده عملیاتی معمولی تک‌سر
۳۶.....	۳-۲-۳ تقویت‌کننده کسکود تاشده تک‌سر
۳۹.....	۴-۲-۳ نتیجه‌گیری
۳۹.....	۳-۳ طراحی و شبیه‌سازی مدار مرجع ولتاژ شکاف‌بند کلیدخازنی
۴۰.....	۱-۳-۳ شبیه‌سازی مدار مرجع ولتاژ شکاف‌بند کلیدخازنی با آپ امپ معمولی
۴۲.....	۲-۳-۳ شبیه‌سازی مدار مرجع ولتاژ شکاف‌بند کلیدخازنی با آپ امپ کسکود تاشده
۴۶.....	۴-۳ طراحی و شبیه‌سازی مدار مرجع ولتاژ شکاف‌بند کلیدخازنی زیر یک ولت
۵۰.....	۵-۳ شبیه‌سازی مدار مرجع شکاف‌بند با حذف ولتاژ آفست [۲۹]
۵۵.....	فصل ۴- طراحی مدار مرجع ولتاژ کلیدخازنی پیشنهادی با استفاده از ترانزیستور CMOS
۵۶.....	۱-۴ مقدمه
۵۷.....	۲-۴ (الف) مرجع ولتاژ کلیدخازنی پیشنهادی با مولد CTAT زیرآستانه
۶۷.....	۲-۴ (ب) مرجع ولتاژ پیشنهادی با ترانزیستور CMOS با هدف حذف آپ‌امپ
۷۳.....	۳-۴ نتیجه‌گیری
۷۵.....	فصل ۵- نتیجه‌گیری و ارائه پیشنهادات
۷۶.....	۱-۵ نتیجه‌گیری
۷۶.....	۲-۵ ارائه پیشنهادات
۷۷.....	منابع

جدول (۱-۳) ابعاد ترانزیستورهای استفاده شده در مدار شکل (۲-۳).....	۳۵
جدول (۲-۳) ابعاد جدید ترانزیستورهای استفاده شده در مدار شکل (۲-۳) برای افزایش بهره.....	۳۶
جدول (۳-۳) ابعاد ترانزیستورهای استفاده شده در مدار تقویت کننده کسکودتاشده شکل (۶-۳).....	۳۸
جدول (۴-۳) ابعاد ترانزیستورهای استفاده شده در مدار شکل (۱۵-۳).....	۴۴
جدول (۵-۳) مقایسه مرجع ولتاژ کلیدخازنی شکل (۱۵-۳) با سایر کارها.....	۴۵
جدول (۶-۳) مقایسه مرجع ولتاژ شکافباند زیر یک ولت شکل (۱۸-۳) با سایر کارها.....	۴۹
جدول (۷-۳) مقایسه مرجع ولتاژ شکافباند با حذف ولتاژ آفست با کارهای دیگر.....	۵۳
جدول (۱-۴) ابعاد مدار پیشنهادی مدار مرجع ولتاژ کلیدخازنی شکل (۷-۴).....	۶۶
جدول (۲-۴) مقایسه مرجع ولتاژ کلیدخازنی بدون مقاومت در ناحیه زیرآستانه با کارهای قبل.....	۶۷
جدول (۳-۴) ابعاد مدار پیشنهادی مرجع ولتاژ با هدف حذف آپامپ شکل (۱۵-۴).....	۷۳
جدول (۴-۴) مقایسه مدار پیشنهادی مرجع ولتاژ با هدف حذف آپامپ با کارهای انجام شده قبل.....	۷۳

شکل (۱-۱) بلوک دیاگرام افزاره های تراشه پیشرفته، مربوط به یک ریز پردازنده سیستم ارتباطی [۸].....	۴
شکل (۱-۲) عوامل موثر در تغییر اندازه مرجع ولتاژ [۹].....	۹
شکل (۲-۲) مفهوم اساسی یک مرجع ولتاژ شکاف باند [۳].....	۹
شکل (۳-۲) مرجع ولتاژ شکاف باند کلاسیک ویدلار.....	۱۱
شکل (۴-۲) مرجع ولتاژ شکاف باند کوئچ [۱].....	۱۳
شکل (۵-۲) مرجع ولتاژ شکاف باند بروکا [۴].....	۱۵
شکل (۶-۲) مرجع ولتاژ CMOS در ناحیه زیرآستانه [۱۹].....	۱۶
شکل (۷-۲) سلول های خودآبشاری PTAT [۲۰].....	۱۷
شکل ۸-۲: مدار اصلاح انحنای منحنی ولتاژ مرجع شکاف باند، با رفتار خطی شده دمایی ولتاژ بیس-امیتر [۲۱].....	۱۸
شکل (۹-۲) مفهوم جبران ساز انحنای منحنی ولتاژ پیوند بیس - امیتر توسط سونگ - گری [۲].....	۱۹
شکل (۱۰-۲) کاربرد NMOS در مدار کلیدخازنی درین ورودی [۱۳].....	۲۰
شکل (۱۱-۲) کاربرد NMOS در مدار کلیدخازنی سورس بعنوان ورودی [۱۳].....	۲۱
شکل (۱۲-۲) کاربرد PMOS در مدار کلیدخازنی سورس بعنوان ورودی [۱۳].....	۲۱
شکل (۱۳-۲) عوامل ایجاد خطا در مراجع ولتاژ متداول [۲۸].....	۲۲
شکل (۱۴-۲) مرجع ولتاژ شکاف باند کلید خازنی بدون مقاومت [۲۸].....	۲۳
شکل (۱۵-۲) فاز اول مرجع ولتاژ شکاف باند کلیدخازنی بدون مقاومت. [۲۸].....	۲۳
شکل (۱۶-۲) فاز دوم مرجع ولتاژ شکاف باند کلید خازنی بدون مقاومت [۲۸].....	۲۴
شکل (۱۷-۲) فاز سوم مرجع ولتاژ شکاف باند کلیدخازنی بدون مقاومت [۲۸].....	۲۴
شکل (۱۸-۲) فاز چهارم مرجع ولتاژ شکاف باند کلیدخازنی بدون مقاومت [۲۸].....	۲۵
شکل (۱۹-۲) مرجع ولتاژ شکاف باند کلیدخازنی بدون مقاومت و حذف ولتاژ آفست [۲۹].....	۲۶
شکل (۱-۳) مدار وارونگر با استفاده از تقویت کننده عملیاتی.....	۳۲
شکل (۲-۳) تقویت کننده عملیاتی تک سر.....	۳۳
شکل (۳-۳) نمودار بهره تقویت کننده تک سر.....	۳۴

- شکل (۳-۴) (الف) تغییرات بهره و (ب) بزرگنمایی تغییرات بهره در بازه دمایی صفر تا ۹۰ درجه سانتی‌گراد ۳۴
- شکل (۳-۵) تغییرات بهره در دماهای صفر تا ۹۰ درجه سانتی‌گراد در تقویت‌کننده عملیاتی تک‌سر ۳۶
- شکل (۳-۶) مدار تقویت‌کننده کسکود تاشده تک‌سر، با مدار بایاس [۱۵] ۳۷
- شکل (۳-۷) بهره تقویت‌کننده کسکود تاشده تک‌سر با تحلیل دمایی صفر تا ۹۰ درجه سانتی‌گراد ۳۸
- شکل (۳-۸) تغییرات ولتاژ بیس - امیتر نسبت به دما ۳۹
- شکل (۳-۹) منحنی تغییرات ولتاژ بیس - امیتر در دو جریان متفاوت در دماهای متفاوت ۴۰
- شکل (۳-۱۰) هسته اصلی مدار مرجع ولتاژ شکاف‌بند کلیدخازنی بدون مقاومت [۱۵] ۴۰
- شکل (۳-۱۱) مدار مرجع ولتاژ شکاف‌بند کلیدخازنی بدون مقاومت با تقویت‌کننده معمولی تک‌سر ۴۱
- شکل (۳-۱۲) سیگنال‌های کنترل فازهای کلیدزنی در مدار مرجع ولتاژ شکاف‌بند [۱۵] ۴۲
- شکل (۳-۱۳) ولتاژ خروجی و ولتاژ مرجع مدار مرجع ولتاژ شکاف‌بند با تقویت‌کننده عملیاتی تک‌سر ۴۲
- شکل (۳-۱۴) مدار مرجع ولتاژ شکاف‌بند کلیدخازنی با تقویت‌کننده عملیاتی کسکود تاشده [۱۵] ۴۳
- شکل (۳-۱۵) (الف) ولتاژ خروجی و (ب) ولتاژ مرجع و (ج) ولتاژ مرجع با بزرگنمایی زیاد ۴۴
- شکل (۳-۱۶) نتایج شبیه‌سازی مونت‌کارلو و هیستوگرام مرجع ولتاژ کلیدخازنی ۴۵
- شکل (۳-۱۷) مدار مرجع ولتاژ شکاف‌بند کلیدخازنی زیر یک ولت [۳۱] ۴۶
- شکل (۳-۱۸) مدار مرجع ولتاژ شکاف‌بند کلیدخازنی زیر یک ولت در فاز نخست ۴۶
- شکل (۳-۱۹) مدار مرجع ولتاژ شکاف‌بند کلیدخازنی زیر یک ولت در فاز دوم ۴۷
- شکل (۳-۲۰) (الف) ولتاژ خروجی و (ب) ولتاژ خروجی با بزرگنمایی زیاد ۴۸
- شکل (۳-۲۱) نتایج شبیه‌سازی مونت‌کارلو و هیستوگرام مرجع ولتاژ کلیدخازنی زیر یک ولت ۴۹
- شکل (۳-۲۲) پالس‌های کلیدزنی در یک دوره، از مدار مرجع ولتاژ شکاف‌بند با حذف ولتاژ آفست [۲۹] ۵۰
- شکل (۳-۲۳) مدار مرجع ولتاژ شکاف‌بند با حذف ولتاژ آفست [۲۹] ۵۱
- شکل (۳-۲۴) (الف) ولتاژ خروجی آپ‌امپ و (ب) ولتاژ مرجع و (ج) ولتاژ مرجع با بزرگنمایی زیاد ۵۲
- شکل (۳-۲۵) نمودار مونت‌کارلو و هیستوگرام مرجع ولتاژ کلیدخازنی با حذف ولتاژ آفست ۵۳
- شکل (۴-۱) مدار مرجع ولتاژ کلیدخازنی پیشنهادی ۵۷
- شکل (۴-۲) مدار تولید ولتاژ CTAT در ناحیه زیر آستانه [۳۷] ۵۸
- شکل (۴-۳) مدار تولید‌کننده ولتاژ CTAT برای دستیابی به ولتاژ کمتر ۵۹

- شکل (۴-۴) مدار بایاس زیرآستانه جهت بایاس منابع جریان مدارهای CTAT [۲۳]..... ۶۰
- شکل (۵-۴) مولد ولتاژ CTAT با استفاده از MOS زیر آستانه..... ۶۰
- شکل (۶-۴) منحنی تغییرات V_x, V_y در دماهای مختلف ۶۱
- شکل (۷-۴) مدار کامل مرجع ولتاژ کلیدخازنی بدون مقاومت در ناحیه زیرآستانه ۶۲
- شکل (۸-۴) پالس های کلیدزنی مدار مرجع ولتاژ بدون مقاومت در ناحیه زیرآستانه ۶۳
- شکل (۹-۴) ولتاژ نقاط x, y, z ۶۵
- شکل (۱۰-۴) ولتاژ خروجی op-amp و ولتاژ مرجع ۶۵
- شکل (۱۱-۴) نتایج شبیه سازی مونت کارلو و هیستوگرام مرجع ولتاژ کلیدخازنی پیشنهادی..... ۶۶
- شکل (۱۲-۴) شمای کلی مدار مرجع ولتاژ بدون آپ امپ [۳۹]..... ۶۷
- شکل (۱۳-۴) مدار پایه تولیدکننده ولتاژ PTAT زیر آستانه [۳۵] ۶۸
- شکل (۱۴-۴) مدار تولیدکننده ولتاژ PTAT زیر آستانه [۳۷] ۶۸
- شکل (۱۵-۴) مدار مرجع ولتاژ با ترازبستور CMOS در ناحیه زیرآستانه بدون آپامپ ۶۹
- شکل (۱۶-۴) تغییرات ولتاژ PTAT و CTAT و ولتاژ مرجع ۷۰
- شکل (۱۷-۴) تغییرات ولتاژهای PTAT و CTAT و ولتاژ مرجع، نسبت به دما در زمان ۱۰۰ میکروثانیه..... ۷۱
- شکل (۱۸-۴) ولتاژ خروجی مدار مرجع ولتاژ بدون آپامپ..... ۷۱
- شکل (۱۹-۴) نتایج شبیه سازی مونت کارلو و هیستوگرام مرجع ولتاژ بدون آپامپ..... ۷۲
- شکل (۱-۵) تولید ولتاژ CTAT عدم وابسته به ولتاژ منبع [۳۹] ۷۸

فصل ۱

پیش‌گفتار

۱-۱ مقدمه

با توجه به ساخت دستگاه‌های الکترونیکی دقیق، با مصرف انرژی الکتریکی بسیار پایین، همچنین استفاده از باتری به عنوان منبع تغذیه در آن‌ها، مشکل ثبات ولتاژ ورودی (باتری)، و تغییر آن بر اثر دشارژ شدن و تغییر عوامل محیطی، مانند دما و غیره مطرح می‌شود. بر این اساس، طراحی یک مرجع ولتاژ شکاف‌باند (BGR)^۱، با دقت بسیار زیاد و عدم وابستگی به دما مورد نیاز بوده است.

مراجع ولتاژ، همیشه یک بلوک اساسی هر سیستم الکترونیکی بوده و در حال حاضر یک موضوع تحقیقاتی مهم است، که به‌طور گسترده در چند دهه اخیر مورد مطالعه قرار گرفته است. مراجع ولتاژ شکاف‌باند، مداراتی هستند که ولتاژ مبنای مستقل از دما، ولتاژ ورودی و فرآیند ساخت ایجاد می‌کنند و یکی از بلوک‌های پایه‌ای در منابع تغذیه هستند، که در هر دستگاه الکترونیکی پیشرفته مانند سیستم‌های ارتباطی، مدارات حافظه، مبدل داده و تقویت‌کننده‌های عملیاتی به کار می‌روند.

ساختار کلی یک مرجع ولتاژ شکاف‌باند شامل دو ترانزیستور اتصال دیودی و یک تقویت‌کننده عملیاتی است. هر ترانزیستور به‌طور مجزا در جریان ثابتی کار می‌کند. هرگاه حرارت افزایش یابد ولتاژ بیس - امیتر آن‌ها کاهش یافته و این عامل (کاهش ولتاژ با افزایش دما را CTAT^۲ می‌نامند. از طرفی سطح دو ترانزیستور استفاده شده یکسان نیست و سطح یکی n برابر دیگری است، لذا با افزایش درجه حرارت، اختلاف ولتاژ بیس - امیتر ($\Delta V_{BE} = V_{BE1} - V_{BE2}$) دو ترانزیستور افزایش می‌یابد، به این عامل نیز PTAT^۳ گفته می‌شود [۱].

مدار فوق براساس رابطه $V_{REF} = \alpha V_1 + \beta V_2$ استوار است، که V_1 دارای ضریب حرارتی منفی و همان عامل CTAT و V_2 دارای ضریب حرارتی مثبت و عامل PTAT است و با تنظیم ضرایب α و β می‌توان به ولتاژی مستقل از دما دست یافت. مشکلاتی که در این مدارات پیش رو است، تغییر مقادیر

^۱ Bandgap voltage reference (BGR)

^۲ Complementary to absolute temperature (CTAT)

^۳ Proportional to absolute temperature (PTAT)

مقاومت‌ها با دما و حتی نسبت به زمان کارکرد و فضای اشغال شده آن‌ها و همچنین نویز مقاومت‌ها است [۲].

این تحقیق روش جدیدی برای ساخت مرجع ولتاژ بیان می‌کند، به طوری که در آن به جای ترانزیستور BJT^۱ از ترانزیستورهای CMOS^۲ استفاده شده است و با ساخت ولتاژ CTAT بصورت چند طبقه، و استفاده از دو مدار جداگانه با ابعاد ترانزیستورهای متفاوت، دو نمونه ولتاژ CTAT با شیب خط برابر، ساخته می‌شود. از نکات مهم این پژوهش، بکارگیری ترانزیستورهای CMOS در ناحیه زیرآستانه^۳، جهت ساخت ولتاژ CTAT است. در این ناحیه ترانزیستور می‌تواند با جریان بسیار کمی (حدود نانوآمپر) کار کند، که این امر سبب کاهش توان تلفاتی می‌شود.

۱-۲ انگیزه این پژوهش

مدارهای مرجع ولتاژ خیلی دقیق و پایدار، بطورگسترده در مدارهای دیجیتال و آنالوگ مانند مبدل‌های آنالوگ به دیجیتال، تنظیم‌کننده‌های ولتاژ، حافظه‌های دینامیکی، حافظه‌های فلش و سایر دستگاه‌های ارتباطی استفاده می‌شوند. تقاضا برای فضای کمتر، توان مصرفی کم، حساسیت پایین‌تر نسبت به تغییرات درجه حرارت و تغییرات ولتاژ منبع در حال افزایش است. در اکثر مراجع ولتاژ ارائه شده تاکنون، عملکرد مدار به علت استفاده از مقاومت‌های متعدد در هسته مرجع ولتاژ، تحت تاثیر عواملی از جمله سطح اشغالی مقاومت، نویز مقاومت، خطای فرآیند ساخت و تغییرات اندازه مقاومت با دما، قرار می‌گیرد.

علاوه بر این، چون از ولتاژ پیوند p-n در مدار آن‌ها استفاده می‌شود، ولتاژ خروجی، حاصل جمع ولتاژ پیوند و اختلاف دو ولتاژ پیوند در دو سطح متفاوت ترانزیستورها است، لذا ولتاژ این مدارات به حدود بالاتر از ۱/۲ ولت می‌رسد. از طرفی اکثر دستگاه‌ها به لحاظ تقاضای کاربران، بایستی قابل حمل و نقل بوده و در مکان‌های مختلف با شرایط آب و هوایی متفاوت، در دماهای گوناگون قابل استفاده


¹ Bipolar junction transistor(BJT)

² Complementary Metal Oxide Semiconductor(CMOS)

³ Sub-threshold

باشند و همچنین ولتاژ باتری آن‌ها در بازه وسیعی قابل تغییر باشند. لذا مسئله مرجع ولتاژ پایین (زیر یک ولت)، توان مصرفی کم، عدم حساسیت به دما و ولتاژ ورودی و کاهش سطح اشغالی تراشه از مهم‌ترین چالش‌های پیش رو به حساب می‌آید.

شکل (۱-۱) بلوک دیاگرام یک تراشه^۱ مدرن از افزاره‌های آنالوگ، که در یک ریزپردازنده مجتمع شده‌اند را نشان می‌دهد و در آن یکی از بلوک‌ها، مرجع ولتاژ شکاف‌باند است.



شکل (۱-۱) بلوک دیاگرام افزاره‌های تراشه پیشرفته، مربوط به یک ریز پردازنده سیستم ارتباطی [۳].

در این پژوهش، با مطالعه انواع مراجع ولتاژ پیشین، سعی شده است تا حد امکان توان مصرفی، مقدار ولتاژ مرجع، حساسیت به دما و تغییرات فرآیند ساخت با ارائه راه حل‌های جدید کاهش داده شود.

۱-۳ نحوه تقسیم بندی پایان‌نامه و نوآوری‌های آن

هدف اصلی و نوآوری‌های این پایان‌نامه، استفاده از ترانزیستورهای CMOS در ناحیه زیرآستانه، به جای ترانزیستور BJT است، این کار توان مصرفی را به طور قابل ملاحظه‌ای کاهش می‌دهد.

^۱ System on Chip (SoC)

همچنین با استفاده از مدارات تولیدکننده ولتاژ CTAT و PTAT می‌توان به ولتاژ مرجع دلخواه دست یافت. ادامه این پایان‌نامه به چهار فصل تقسیم می‌شود.

در فصل ۲ به معرفی و بررسی چندین مرجع ولتاژ پرداخته خواهد شد و در فصل ۳ به نحوه طراحی و چالش‌های موجود در مراجع ولتاژ شکاف‌بند و تقویت‌کننده‌های عملیاتی بکار رفته در آن‌ها، و همچنین، شبیه‌سازی برخی از این مدارها و مقایسه نتایج آن‌ها پرداخته خواهد شد. در فصل ۴ با ارائه پیشنهاد‌های جدید مداری، محاسباتی و در نهایت شبیه‌سازی آن‌ها، سعی شده است برخی مشخصه‌ها تا حد امکان بهبود داده شود. از جمله کارهایی که در این فصل ارائه خواهد شد، به‌کارگیری مدارهای CTAT با استفاده از ترانزیستورهای CMOS است، که چالش‌های طراحی آن‌ها مورد بحث و بررسی قرار خواهد گرفت، در ادامه، دو مدار مرجع ولتاژ با استفاده از ترانزیستور CMOS، طراحی خواهد شد، مدار مرجع نخست، یک مرجع ولتاژ کلیدخازنی شامل تقویت‌کننده عملیاتی، مدار بایاس، و مدارات تولیدکننده ولتاژ CTAT در ناحیه زیرآستانه است. مدار دوم، با حذف تقویت‌کننده عملیاتی و بکارگیری مدارات PTAT و CTAT در ناحیه زیرآستانه، سعی شده است جریان مصرفی مدار، به طور قابل توجهی کاهش داده شود.

در خاتمه این پایان‌نامه در فصل پنجم به نتیجه‌گیری و بیان ادامه کارهای پیش‌رو پرداخته خواهد شد.

فصل ۲

مراجع و لتاژ شكاف باند

یکی از بخش‌های مهم مدارات مدیریت توان، مرجع ولتاژ است. با توجه به کاربرد و اهمیت مدیریت توان در تمامی مدارهای مجتمع آنالوگ و دیجیتال، مخلوط‌کننده‌های سیگنال، حافظه‌ها، تقویت‌کننده‌های عملیاتی و مبدل‌های داده، این بلوک نیز از اهمیت بسیار زیادی برخوردار است. مرجع ولتاژ باید یک ولتاژ پایدار به منظور استفاده سایر قسمت‌های سیستم فراهم کند. مرجع ولتاژ، چه در یک تقویت‌کننده به منظور تثبیت نقطه کار استفاده شود، یا حتی اگر به منظور مقایسه در مبدل‌های داده به کار گمارده شود، دقت کل سیستم را به‌طور مستقیم تحت تاثیر خود قرار می‌دهد.


از زمان معرفی مرجع ولتاژ شکاف‌باند توسط ویدلار^۱ [۴]، فن‌آوری مراجع ولتاژ شکاف‌باند به‌طور گسترده‌ای برای ایجاد یک مرجع ولتاژ در مدارهای مجتمع استفاده شده است. پایداری حرارتی مدارات مبتنی بر مرجع ولتاژ شکاف‌باند به‌طور مداوم از طریق نوآوری‌هایی در سطح فرآیند ساخت، مانند تنظیم به کمک لیزر و در نوع مداری، جبران‌ساز انحنای منحنی و حذف ولتاژ آفست تقویت‌کننده عملیاتی بهبود داده شده‌اند [۵-۸].

غالب این تلاش‌ها در راستای مستقل نمودن هر چه بیشتر اندازه ولتاژ خروجی نسبت به تغییرات دما، منبع تغذیه و فرآیند ساخت بوده است.

بطور ایده‌آل یک مرجع ولتاژ، مداری است که ولتاژی ثابت و پایدار فراهم کند، تا به تغییرات درجه حرارت، ولتاژ منبع تغذیه، جریان بار و تنوع ساخت حساس نباشد.


شکل (۱-۲) عوامل اصلی موثر در تغییر اندازه ولتاژ مرجع خروجی، در یک فرآیند ساخت را نشان می‌دهد، که یک مرجع ولتاژ دقیق باید در مقابل همه عوامل مزاحم موجود در این شکل مقاوم باشد. در بین این عوامل، کاهش وابستگی حرارتی ولتاژ مرجع، مهم‌ترین چالش طراحی است. در این قسمت، به معرفی اولین مرجع ولتاژ شکاف‌باند معرفی شده و روابط حاکم بر آن می‌پردازیم.

¹ Robert widlar



شکل (۱-۲) عوامل موثر در تغییر اندازه مرجع ولتاژ [۹].

همه این موارد در هنگام مشخص کردن ولتاژ مرجع مهم است. جریان بار ممکن است نادیده گرفته شود، چون خروجی مرجع ولتاژ می‌تواند به گیت MOSFET^۱ داده شود، اما پارامترهای دیگر معمولاً نگران کننده هستند. شکل (۲-۲) مفهوم اساسی یک مرجع ولتاژ شکاف‌باند را نشان می‌دهد.



شکل (۲-۲) مفهوم اساسی یک مرجع ولتاژ شکاف‌باند [۴].

¹ Metal Oxide Semiconductor Field Effect Transistor (MOSFET)

در شکل (۲-۲) ولتاژ CTAT توسط ترانزیستور BJT با شیب $-2mV/^{\circ}C$ و ولتاژ PTAT توسط ولتاژ حرارتی (V_T) با شیب $0.085mV/^{\circ}C$ تولید می‌گردد، که جهت خنثی کردن تغییرات حرارتی یکدیگر در M نیز ضرب و ترکیب آن‌ها باعث ایجاد ولتاژ مرجع مستقل از دما خواهد شد. در حل موضوعات ذکر شده، برای پیاده‌سازی یک مرجع ولتاژ مستقل از دما، به وضوح توسط مرجع شکاف‌باند کلاسیک ویدلار نشان داده شده است، هدف اصلی این پایان‌نامه به این سمت خواهد بود. برای مقایسه عملکرد مراجع ولتاژ، معیارهای زیر در نظر گرفته می‌شوند [۱۰]:

- (۱) ضریب دمایی موثر (TC_{EFF})^۱
- (۲) کمترین ولتاژ تغذیه ($V_{DD, min}$)
- (۳) توان مصرفی
- (۴) نویز
- (۵) حساسیت به ولتاژ تغذیه (LS)^۲
- (۶) نسبت حذف منبع تغذیه (PSRR)^۳
- (۷) سطح اشغالی سیلیکن

$$LS = \frac{V_{REF(max)} - V_{REF(min)}}{\Delta V_{DD}} \quad (1-2)$$

$$PSRR(j\omega) = \frac{V_{REF(j\omega)}}{V_{DD(j\omega)}} \quad (2-2)$$

۲-۲ مرجع ولتاژ ویدلار

مفهوم ولتاژ مرجع شکاف‌باند، اولین بار در سال ۱۹۷۱ میلادی توسط رابرت ویدلار معرفی شد. او هم‌چنین فعالیت خود را برای بارهای متغیر توسعه داد، اما تمرکز ما فقط روی مرجع ولتاژ خواهد بود. ایده پیشنهادی در شکل (۳-۲) نشان داده شده است. این کار در فن‌آوری دو قطبی با ولتاژ کمتر از ولتاژ شکست دیود زener، پیاده‌سازی شده است. مراجع ولتاژ پیش از این، زیر ۵ ولت ساخته نشده‌اند، زیرا از ولتاژ شکست دیود زener، که ولتاژ آن در حدود ۵ تا ۶ ولت بود، استفاده می‌کردند [۱۱].

¹ Temperature Coefficient


² Line Sensitivity

³ Power Supply Rejection Ratio

مدار پیشنهادی ویدلار بجای زئر، با استفاده از ضریب حرارتی منفی پیوند دیود بیس - امیتر ترانزیستور دوقطبی، جبران شده با یک ضریب حرارتی مثبت، از ولتاژ حاصل از اختلاف دو ولتاژ بیس-امیتر ترانزیستورهای بکار گرفته شده در جریان‌های متفاوت، استفاده کرده است [۱۲].

از آنجا که مولفه CTAT ولتاژ مرجع، اغلب به کمک ولتاژ دو سر یک دیود یا ترانزیستور اتصال دیودی فراهم می‌شود، برای جبران‌سازی کامل حرارتی، به ولتاژ PTAT به همان مقدار نیاز است، لذا ولتاژ مرجع خروجی تقریباً نزدیک ولتاژ شکاف‌باند سیلیکن به مقدار تقریبی 1.205^V می‌رسد [۱۳].

ولتاژ مرجعی که جزئی از آن با پیوند بیس - امیتر ساخته می‌شود، از جملات مختلف وابسته به توان‌های مختلف دما تشکیل شده است، که مولفه DC یا غیر وابسته به دمای این ولتاژ، ولتاژ شکاف‌باند سیلیکن می‌باشد [۱۴].



شکل (۳-۲) مرجع ولتاژ شکاف‌باند کلاسیک ویدلار [۴].

در این مدار Q_1 بعنوان یک مولد با چگالی جریان زیاد عمل می‌کند، چگالی جریان Q_2 به اندازه ده‌برابر کمتر از Q_1 است و اختلاف ولتاژ بیس-امیتر (ΔV_{BE}) روی مقاومت R_3 قرار خواهد گرفت.

با توجه به جریان امیتر و جریان کلکتور، اگر بهره ترانزیستور بالا باشد، Q3 بعنوان یک تقویت کننده عمل می کند. تعریف جریان کلکتور ترانزیستور BJT توسط ویدلار در سال ۱۹۷۱ بصورت رابطه (۱-۲) تعریف می شود:

$$I_C = I_0 e^{\frac{V_{BE}}{mV_T} - 1} \quad (۳-۲)$$

در اینجا I_0 ضریبی ثابت است و به فرآیند ساخت وابسته است، m ضریب انتشار و V_T ولتاژ حرارتی است، که برابر $(k.T/q)$ می باشد، k ثابت بولتزمن، q بار الکترون و T دمای 300 درجه کلوین است.

اگر دو ترانزیستور با چگالی جریان های متفاوت کلکتور (J_i) کار کنند ولتاژ بیس-امیتر آن ها از رابطه زیر بدست می آید [۱۵]:

$$\Delta V_{BE} = V_T \ln \left(\frac{J_1}{J_2} \right) \quad (۴-۲)$$

در شکل (۲-۱) ارائه شده توسط ویدلار ولتاژ خروجی شکاف باند به فرم زیر محاسبه می شود:

$$V_{REF} = V_{R2} + V_{BE} = R_2 \times I_{C2} + V_{BE} \quad (۵-۲)$$

به شرط اینکه بهره Q_2 و Q_3 زیاد باشد می توان از جریان بیس آن ها صرف نظر نمود، پس می توان نوشت:

$$V_{REF} = V_{BE} + \frac{R2}{R3} \times \Delta V_{BE} \quad (۶-۲)$$

مقاومت های R_1 و R_2 بایستی طوری انتخاب شوند که نسبت جریان های متفاوت Q_1 و Q_2 را فراهم کنند، تا تغییرات ولتاژ خروجی، نسبت به تغییرات دما به صفر برسد. همچنین نسبت R_2 و R_3 در تامین این خواسته، طبق رابطه فوق موثر است.

$$V_{BE} = V_{G0} - C \times T \quad (۷-۲)$$

$$V_{REF} = V_{G0} - C \times T + \frac{R2}{R3} \times \frac{k.T}{q} \times \ln \left(\frac{J_1}{J_2} \right) \quad (۸-۲)$$


$$\frac{\partial V_{REF}}{\partial T} = -C + \frac{R2}{R3} \times \frac{k}{q} \times \ln\left(\frac{J_1}{J_2}\right) = 0 \quad (9-2)$$

$$C = \frac{R2}{R3} \times \frac{k}{q} \times \ln\left(\frac{J_1}{J_2}\right) \quad (10-2)$$

در روابط بالا V_{G0} ولتاژ شکافباند سیلیکن در دمای صفر درجه کلوین، C ضریب یا همان شیب تغییرات ولتاژ نسبت به تغییرات دما و T دمای مطلق است [۱۶].

۳-۲ اولین مرجع ولتاژ شکافباند، با استفاده از تقویت‌کننده عملیاتی

کوئیج^۱ در سال ۱۹۷۳ یک مرجع ولتاژ شکافباند با استفاده از تقویت‌کننده عملیاتی و ترانزیستورهای دوقطبی اتصال دیودی ارائه نموده شکل (۴-۲) مدار آنرا نشان می‌دهد.



شکل (۴-۲) اولین مرجع ولتاژ شکافباند، با استفاده از تقویت‌کننده عملیاتی [۱].

در این مدار ولتاژ R_3 اختلاف ولتاژ دو اتصال دیودی است، چون op-amp^۲ در مدار بصورت بازخورد منفی بسته شده است، لذا ولتاژهای ورودی آن بایستی برابر باشند، پس داریم:

$$V_{R3} = \Delta V_{BE} = V_{BE1} - V_{BE2} \quad (11-2)$$

¹ KUIJK

² Operating amplifier

$$V_O = V_{BE1} + R_2 \cdot I'_2 = V_{BE1} + R_2 \times \frac{\Delta V_{BE}}{R_3} \quad (۱۲-۲)$$

$$\frac{I_1}{I_2} = \frac{R_2}{R_1} \quad (۱۳-۲)$$

$$V_O = V_{BE1} + \frac{R_2}{R_3} \times \Delta V_{BE} = V_{BE1} + \frac{R_2}{R_3} \times V_T \cdot \ln \left(\frac{I_{02}}{I_{01}} \times \frac{R_2}{R_1} \right) \quad (۱۴-۲)$$

نسبت‌های R_2/R_1 و R_2/R_3 چندان به دما وابسته نیستند و I_0 از رابطه (۱۵-۲) بدست می‌آید

[۱۷]:

$$I_0 = A \cdot T \cdot n_i^2 \cdot \bar{\mu}_n \rightarrow n_i^2 = B \cdot T^3 \cdot e^{\frac{-V_{G0}}{V_T}} \rightarrow \bar{\mu} = C \cdot T^{-n} \quad (۱۵-۲)$$

$\bar{\mu}_n$ قابلیت تحرک الکترون، n پارامتر وابسته به آرایش^۱، V_{G0} ولتاژ شکاف‌باند در صفر درجه کلون، برابر 1.205^V و A, B, C پارامترهایی غیر وابسته به دما هستند [۱۸].

$$D = A \cdot B \cdot C \rightarrow I_0 = D \cdot T^\eta \cdot e^{\frac{-V_{G0}}{V_T}} \rightarrow \eta = 4 - n \quad (۱۶-۲)$$

با محاسبه خواهیم داشت:

$$V_O = V_{G0} + (\eta - 1) \times \frac{k \cdot T}{q} - (\eta - 1) \times \frac{k \cdot T}{q} \times \ln \left(\frac{T}{T_0} \right) \quad (۱۷-۲)$$

اگر $\Delta T / T_0 \ll 1 \rightarrow T = T_0 + \Delta T$ پس خواهیم داشت:

$$V_O = V_{G0} + (\eta - 1) \times \frac{k \cdot T_0}{q} - \frac{1}{2} (\eta - 1) \times \frac{k \cdot T_0}{q} \times \left(\frac{\Delta T}{T_0} \right)^2 \quad (۱۸-۲)$$

ولتاژ خروجی در $T = T_0$ برابر است با:

$$(V_O)_{T_0} = V_{G0} + (\eta - 1) \times \frac{k \cdot T_0}{q} \quad (۱۹-۲)$$

در ناخالصی طبیعی $n \cong 1.8$ ، تعداد اتم بر سانتی متر مکعب برابر 5×10^{16} و $\eta \cong 2.2$ با قرار


دادن مقادیر فوق در معادله، مقدار $V_{G0} = 1.205^V$ و $V_{0(300^\circ K)} = 1.236^V$ بدست می‌آید. در صورت

انحراف درجه حرارت به مقدار $\Delta T = 30^\circ K$ ، تغییرات ولتاژ خروجی به مقدار $156^{\mu V}$ خواهد رسید.

¹ Doping

۴-۲ مرجع ولتاژ بروکا^۱

در سال ۱۹۷۴ پائول بروکا مدار مرجع ولتاژ شکاف‌باند خود را معرفی نمود [۸]، در این مدار با استفاده از تقویت‌کننده عملیاتی، ولتاژهای دوسر مقاومت‌های R, R' برابر است، لذا جریان‌های کلکتور Q_1 و Q_2 با هم برابرند ($I_{C1} = I_{C2}$). در نتیجه دو سر R_2 اختلاف ولتاژ بیس - امیتر (ΔV_{BE}) ظاهر خواهد شد و جریان‌های امیتر Q_1 و Q_2 از مقاومت R_1 عبور می‌کند. در این صورت ولتاژ خروجی از رابطه (۲۰-۲) بدست می‌آید، شکل (۵-۲) مدار معرفی شده توسط بروکا را نشان می‌دهد.



شکل (۵-۲) مرجع ولتاژ شکاف‌باند بروکا [۸].

$$V_O = V_{REF} = V_{BE1} + V_{R1} \quad (۲۰-۲)$$

$$V_{R1} = R_1 \times 2I_C = R_1 \times 2 \times \frac{\Delta V_{BE}}{R_2} = \frac{2R_1}{R_2} \Delta V_{BE} \quad (۲۱-۲)$$


$$V_O = V_{REF} = V_{BE1} + \frac{2R_1}{R_2} \Delta V_{BE} = V_{BE1} + \frac{2R_1}{R_2} \times V_T \ln \left(\frac{J_1}{J_2} \right) \quad (۲۲-۲)$$

در رابطه (۲۰-۲) نسبت‌های R_1/R_2 وابستگی چندانی به دما ندارند، جمله اول، ولتاژ CTAT را فراهم می‌کند و جمله دوم ولتاژ PTAT را می‌سازد، با تنظیم مقادیر مقاومت‌ها، تغییرات ولتاژ مرجع نسبت به دما می‌تواند به صفر نزدیک شود.

¹ Brokaw

۵-۲ مرجع ولتاژ با استفاده از ترانزیستور CMOS در ناحیه زیرآستانه

در سال ۱۹۷۸ اولمر^۱ [۱۹]، یک مرجع ولتاژ CMOS طراحی نمود، که در آن یک ترانزیستور NPN بر روی زیرلایه نوع N استفاده شده بود. این مدار تولید ولتاژ PTAT را با استفاده از یک جفت دیفرانسیلی ماسفت نامتعادل شده با عملکرد در ناحیه وارونگی ضعیف انجام می‌داد. او همچنین تولید چند ولتاژ PTAT بصورت آبشاری، که شامل ترانزیستورهای M_1 و M_2 هستند را برای رسیدن به ولتاژ تقریبی 0.6 ولت، بکار گرفت، شکل (۶-۲) مدار آنرا نشان می‌دهد.



شکل (۶-۲) مرجع ولتاژ CMOS در ناحیه زیرآستانه [۱۹].


۶-۲ تولید ولتاژ PTAT خودآبشاری

در سال ۱۹۷۹ ویتوز و نیروود^۲ [۲۰]، مدار ولتاژ PTAT بصورت خودآبشاری^۳ را معرفی کرده و همچنین یک مرجع ولتاژ، زیر یک ولت ارائه نمودند. مدار ارائه شده، از پایداری خوبی در حد سه میلی‌ولت در بازه بیشتر از 100°C برخوردار است، که نتیجه آن حتی در مدارهای امروزی قابل استناد است. ساختار استفاده شده در شکل (۷-۲) آمده است.

¹ ULMER

² NEYROUD

³ Self cascode




شکل (۷-۲) سلول های خودآبشاری PTAT [۲۰].

۷-۲ اولین مدار جبران ساز انحنای منحنی در پیوند بیس-امیتر

در سال ۱۹۸۲ میجر و همکارانش [۲۱] برای اولین بار، طرح جبران ساز انحنای منحنی ارائه نمودند، این کار به وسیله چهار اتصال پیوند بیس - امیتر، ترانزیستورهای Q_1 تا Q_4 با یک جریان PTAT در برابر سه سری اتصال پیوند بیس - امیتر Q_{12} تا Q_{14} که جریان ثابتی دارند، پیاده سازی شده است. جریان PTAT ساخته شده توسط Q_1 تا Q_4 ، ولتاژ بیس - امیتری ایجاد خواهد کرد که در برابر تغییرات دما، حدود بیشتر از ۲۵٪ خطی است [۱۰].

با توجه به شکل (۷-۲)، در صورت کاهش سه ولتاژ بیس - امیتر از چهار ولتاژ بیس - امیتر با کمتر از ولتاژ آستانه، بازه غیرخطی ولتاژ V'_{BE} با دما بطور خطی تغییر می کند. این بخش خطی از V'_{BE} بوسیله R_1 ، که یک ولتاژ مرجع قابل دسترس در امیتر Q_{14} می سازد از بین می رود. در این حالت جریان مستقل از دما بدست می آید. خروجی مدار با تقویت کننده و ترانزیستور عبوری Q_{23} تنظیم می گردد.



شکل (۹-۲) مفهوم جبران ساز انحنای منحنی ولتاژ پیوند بیس - امیتر توسط سونگ - گری [۲].

۹-۲ مراجع ولتاژ کلیدخازنی

۹-۲-۱ استفاده از ترانزیستور MOS به عنوان کلید


پیاده سازی مدار تقویت کننده کلیدخازنی در فن آوری CMOS بسیار ساده تر از دیگر فن آوری ها است. چون انجام عملیات بطور گسسته در زمان به کلیدهایی احتیاج دارد که نمونه برداری کنند و هم چنین با داشتن امپدانس ورودی بالا بدون خراب کردن سیگنال آنرا ذخیره کنند [۱۳].

برای یک مدار کلیدخازنی CMOS دو نوع سیگنال احتیاج است. سیگنالی که در زمان خاص از ورودی CMOS به خروجی آن انتقال یابد و دیگری، پالسی که خود CMOS احتیاج دارد تا در زمان خاص بعنوان کلید روشن یا خاموش شود. با توجه به مقدار سیگنال ورودی که می خواهد از ورودی به خروجی یک کلید CMOS انتقال یابد، نوع ترانزیستور از نظر NMOS یا PMOS انتخاب خواهد شد [۱۳].

۹-۲-۲ کاربرد ترانزیستور NMOS در مدار کلید خازنی:

اگر پالسی که قرار است به گیت NMOS داده شود، مثبت باشد و سیگنال ورودی به درین تزریق شود، تا زمانی که ولتاژ خروجی به ولتاژ آستانه نرسیده باشد، خروجی ورودی را دنبال خواهد کرد و


زمانی که ولتاژ سورس نسبت به گیت از ولتاژ آستانه بیشتر باشد خروجی سیگنال ورودی را دنبال نمی‌کند [۱۳]. یکی از مزایای ترانزیستور CMOS نسبت به BJT این است که ترانزیستور می‌تواند با جریان صفر روشن باشد، در حالی که در ترانزیستور BJT این عمل غیر ممکن است. از دیگر مزیت‌های CMOS نسبت به BJT این است که اگر ولتاژ گیت تغییر کند، ولتاژ درین و سورس این تغییرات را دنبال نمی‌کنند [۱۳]. شکل (۲-۱۰) عملکرد کلیدی NMOS در یک مدار کلیدخازنی در صورتی که درین ورودی و سورس خروجی باشد را نشان می‌دهد.



شکل (۲-۱۰) کاربرد NMOS در مدار کلیدخازنی درین ورودی [۱۳].

با توجه به شکل فوق، ولتاژ گیت - سورس در ابتدا صفر است، با اعمال پالس به گیت آن، $V_{gs}=2V$ می‌شود، در این حالت ترانزیستور به اشباع رفته و بعنوان کلید، ورودی را در خروجی ظاهر می‌سازد. این نکته حائز اهمیت است که بایستی ورودی از $(V_{gs}-V_{th})$ کمتر باشد. در غیر این صورت خروجی، ورودی را دنبال نمی‌کند. در این مثال اگر ولتاژ آستانه ۰/۴۵ ولت باشد، ولتاژ ورودی باید زیر ۱/۵۵ ولت باشد، در غیر این صورت $V_o=V_i$ نخواهد بود.

شکل (۲-۱۱) عملکرد کلید NMOS را در یک مدار کلیدخازنی در صورتی که سورس ورودی و درین خروجی باشد را نشان می‌دهد. در حالتی که ولتاژ گیت صفر است این ترانزیستور بایستی بعنوان کلید باز عمل نماید در این حالت ولتاژ سورس نباید از $-V_{th}$ پایین‌تر باشد در غیر این صورت ترانزیستور روشن شده و سیگنال ورودی را به خروجی انتقال می‌دهد.




شکل (۱۱-۲) کاربرد NMOS در مدار کلیدخازنی سورس بعنوان ورودی [۱۳].

باتوجه به شکل (۱۱-۲)، بدیهی است این مدار کلیدخازنی، برای ولتاژهای ورودی زیر $0.55V$ ولت کار می‌کند و ولتاژهای بالاتر از $0.55V$ ولت را دنبال نخواهد کرد. مشکل این مدار، عدم کارایی آن در زمان انتقال ولتاژهای بالاتر از این مقدار است. یعنی $-0.45V < V_i < 0.55V$ باشد.

۳-۹-۲ کاربرد ترانزیستور PMOS در مدار کلید خازنی:

اگر بخواهیم ولتاژهای بالاتر از $0.45V$ ولت در حالت قبل را انتقال دهیم، از ترانزیستور PMOS کمک می‌گیریم، به گونه‌ای که سورس ورودی و درین خروجی باشد. بعنوان مثال در شکل زیر با توجه به پالس ساعت، در صورتی که $V_{th} = -0.45V$ باشد، با توجه به پالس ساعت روی گیت، محدوده تغییرات V_i برای اینکه خروجی بتواند ورودی را دنبال کند مورد بررسی قرار می‌گیرد.




شکل (۱۲-۲) کاربرد PMOS در مدار کلیدخازنی سورس بعنوان ورودی [۱۳].

با توجه به پالس ساعت روی گیت، با اعمال ولتاژ یک ولت به گیت، ترانزیستور باید بعنوان کلید قطع عمل نماید، با فرض اینکه ولتاژ آستانه $0.45V$ - ولت باشد، $V_i < 1.45V$ بدست می‌آید. اگر ترانزیستور بخواهد بعنوان کلید وصل عمل کند، باید $V_{gs} < V_{th}$ باشد [۲۰]، در نتیجه $V_i > 0.45V$ محاسبه می‌گردد، پس ولتاژ ورودی باید بین $0.45V$ ولت تا $1.45V$ ولت باشد. تا ترانزیستور بتواند رفتار مورد نظر را داشته باشد.

نتایج تحلیل فوق: در کلیدهای NMOS اگر سطح سیگنال ورودی نزدیک به V_{DD} باشد، خروجی نمی‌تواند ورودی را دنبال کند. به عبارت دیگر مقاومت حالت روشن کلید به صورت چشم‌گیری با نزدیک شدن ولتاژهای ورودی و خروجی به $V_{DD} - V_{th}$ افزایش می‌یابد [۱۳].

۲-۱۰ مرجع ولتاژ شکاف باند کلید خازنی بدون مقاومت

این مرجع ولتاژ شکل (۲-۱۳) در سال ۲۰۱۳ ارائه شد [۱۵]. در این مدار از هیچ‌گونه مقاومتی استفاده نشده است.




شکل (۲-۱۳) مرجع ولتاژ شکاف باند کلید خازنی بدون مقاومت [۲۸].

همان‌طوری که می‌دانیم استفاده از مقاومت مشکلات متعددی ایجاد می‌کند، از جمله [۲۲]:

- (الف) افزایش مساحت
- (ب) افزایش هزینه
- (ج) افزایش نویز حرارتی
- (د) افزایش خطای فرآیند ساخت و خطای مطلق


در مدارات مرجع ولتاژ ارائه شده قبلی از دو ترانزیستور BJT استفاده می‌شد، در حالی که در این مدار از یک ترانزیستور BJT بهره گرفته شده است [۲۳-۲۷]. شکل (۲-۱۴) شش عامل ایجاد خطا در مدارات مرجع ولتاژ قبلی را نشان می‌دهد.



شکل (۲-۱۴) عوامل ایجاد خطا در مراجع ولتاژ متداول [۲۸].

خازن‌ها بهترین قطعات انطباق داده‌شده در فرآیند ساخت CMOS هستند. چون در مدارهای کلیدخازنی، از خازن‌ها با ظرفیت کم استفاده شده است. لذا هم فضای اشغال‌شده و هم تاثیر دما بر روی آن بهبود یافته است.


این مدار در چهار فاز کلیدزنی کار می‌کند. در فاز نخست، کلیدهای S_0, S_1, S_5 بسته و بقیه کلیدها باز هستند. در این صورت جریان I_1 خازن C_a را به اندازه ولتاژ آمیتر - بیس شارژ می‌کند.



شکل (۲-۱۵) فاز اول مرجع ولتاژ شکاف‌بند کلیدخازنی بدون مقاومت [۲۸].

در فاز دوم کلیدهای S_0, S_2, S_6 بسته و بقیه کلیدها باز هستند. در این صورت جریان I_2 خازن C_b را به اندازه ولتاژ آمیتر - بیس شارژ می‌کند.

$$V_{cb} = V_{EB(I+\Delta I)} \quad (23-2)$$




شکل (۲-۱۶) فاز دوم مرجع ولتاژ شکافباند کلید خازنی بدون مقاومت [۲۸].

در این دو فاز سعی بر این است که میانگین دو جریان I_1, I_2 روی خازن‌های C_a, C_b قرار گیرد، با این کار خطای ناشی از دو منبع جریان به حداقل ممکن خواهد رسید.

$$\overline{V_{ca}, V_{cb}} = V_{EB \frac{(I-\Delta I) + (I+\Delta I)}{2}} = V_{EB(I)} \quad (24-2)$$

در فاز سوم کلیدهای S_1, S_2, S_3, S_5, S_6 بسته و بقیه کلیدها باز هستند. در این فاز چون تقویت‌کننده عملیاتی بصورت بازخورد منفی بسته شده است، لذا دو سر ورودی‌های آن، هم‌پتانسیل بوده و ولتاژ خازن C_1 بصورت شکل (۲-۱۷) بدست می‌آید:




شکل (۲-۱۷) فاز سوم مرجع ولتاژ شکافباند کلیدخازنی بدون مقاومت [۲۸].

$$V_Z = V_{EB(2I)} = V_T \ln \frac{2I}{I_S} \quad (25-2)$$

$$V_x = V_y = V_{EB(I)} = V_T \ln \frac{I}{I_S} \quad (26-2)$$

$$V_{C1} = V_{EB(2I)} - V_{EB(I)} = V_T \ln \left(\frac{2I}{I_S} \right) - V_T \ln \left(\frac{I}{I_S} \right) = V_T \ln(2) \quad (27-2)$$

در فاز چهارم کلیدهای S_0, S_4, S_5, S_6 بسته و بقیه کلیدها مانند شکل (۱۸-۲) باز هستند.



شکل (۱۸-۲) فاز چهارم مرجع ولتاژ شکافبند کلیدخازنی بدون مقاومت [۲۸].

در این حالت بار خازن C_1 به C_2 منتقل شده، در نتیجه رابطه زیر برقرار است:

$$V_{C2} = \frac{C_1}{C_2} V_T \ln(2) \quad (28-2)$$

با انتقال بار C_1 به C_2 ولتاژ C_1 به صفر می‌رسد، آنگاه ولتاژ خروجی بصورت زیر بدست می‌آید:

$$V_{REF} = V_{out} = V_{C2} + V_{EB} \quad (29-2)$$

$$V_{REF} = V_{EB(2I)} + \frac{C_1}{C_2} V_T \ln(2) \quad (30-2)$$

رابطه تغییرات ولتاژ امیتر - بیس در دماهای T_0 و T بصورت زیر است:

$$V_{EB} = V_{EB}(T_0) - \alpha(T - T_0) \quad (31-2)$$

$$V_{REF} = \frac{C_1}{C_2} \times \frac{k.T}{q} \times \ln(2) + V_{EB}(T_0) - \alpha(T - T_0) \quad (32-2)$$

در رابطه فوق ولتاژ امیتر - بیس در دمای T_0 ثابت است، برای رسیدن به تغییرات صفر ولتاژ خروجی،

بایستی رابطه $\partial V_{REF} / \partial T = 0$ برقرار باشد، در نتیجه نسبت C_1 به C_2 بدست می‌آید:

$$\frac{C_1}{C_2} = \frac{q \times \alpha}{k \times \ln(2)} \quad (2-33)$$

مقدار α تقریباً حدود ۲ میلی‌ولت بر درجه سانتی‌گراد است، q بار الکترون و k ثابت بولتزمن


است، با توجه به مقادیر ذکر شده، مقدار نسبت C_1 به C_2 تقریباً ۳۳/۴ خواهد بود.

۲-۱۱ مرجع ولتاژ شکاف‌باند کلیدخازنی بدون مقاومت با حذف تاثیر ولتاژ آفست [۲۹]

این مرجع ولتاژ، پس از مرجع ولتاژ قبلی با هدف حذف ولتاژ آفست^۱ تقویت‌کننده عملیاتی

معرفی شد، این مدار با استفاده از پنج فاز کلیدزنی کار می‌کند و با حذف ولتاژ آفست خطای مدار

بهبود می‌یابد، مدار مرجع ولتاژ ذکر شده در شکل (۲-۱۹) آمده است.



شکل (۲-۱۹) مرجع ولتاژ شکاف‌باند کلیدخازنی بدون مقاومت و حذف ولتاژ آفست [۲۹].

در فاز نخست کلیدهای S_1, S_3, S_5, S_6, S_8 بسته و بقیه کلیدها باز هستند. در این صورت

جریان I_a خازن C_a را به اندازه ولتاژ امیتر - بیس، شارژ می‌کند. در این حالت آپ‌امپ^۲ دارای بازخورد

^۱ Offset voltage

^۲ Operating amplifier

منفی بوده و ولتاژ دو سر خازن C_1 صفر است. در این حالت $V_{C1} = V_{C2} = 0$ و $V_{ca} = V_{EB(I+\Delta I)}$ خواهد بود.

در فاز دوم کلیدهای S_8, S_7, S_5, S_3, S_2 بسته و بقیه کلیدها باز هستند. در این فاز خازن C_b به اندازه ولتاژ بیس - امیتر، با جریان I_b شارژ خواهد شد. در این حالت $V_{C1} = V_{C2} = 0$ و $V_{cb} = V_{EB(I-\Delta I)}$ خواهد بود.

در فاز سوم کلیدهای $S_8, S_7, S_6, S_3, S_2, S_1$ بسته و بقیه کلیدها باز هستند. در این فاز بارخازنهای C_b, C_a بصورت میانگین درمی آیند، در نتیجه مقدار $V_2 = (V_{Ca} + V_{Cb}) / 2 \approx V_{EB(I)}$ بدست می آید، که این عمل عدم انطباق I_a و I_b را کاهش می دهد. در این مرحله خازن C_1 به اندازه اختلاف ولتاژ پیوند بیس - امیتر و ولتاژ آفست شارژ خواهد شد.

$$V_{C1} = V_{EB(2I)} - V_{EB(I)} + V_{OS} \quad (34-2)$$

در فاز چهارم کلیدهای S_5, S_3, S_2, S_1 بسته و بقیه کلیدها باز هستند. در این مرحله بار خازن C_1 به خازن C_2 فرستاده می شود. اما در این جا ولتاژ آفست در C_1 ذخیره است ($V_{C1} = V_{OS}$)، در نتیجه خواهیم داشت:

$$V_{C2} = \frac{C1}{C2} (V_{EB(2I)} - V_{EB(I)}) = \frac{C1}{C2} \cdot \frac{kT}{q} \cdot \ln(2) \quad (35-2)$$

در فاز آخر کلیدهای S_9, S_5, S_4, S_2, S_1 بسته و بقیه کلیدها باز هستند. در این مرحله جهت ولتاژ دوسرخازن C_1 ، با جهت ولتاژ آفست تقویت کننده با هم مخالف بوده و هم دیگر را خنثی می کنند. ($-V_{EB(2I)} - V_{C1} + V_{OS} - V_{C2} + V_{REF} = 0$) و در نهایت ولتاژ مرجع طبق رابطه (36-2) با حذف ولتاژ آفست روی خازن C_L ذخیره خواهد شد.

$$V_{REF} = V_{EB(2I)} + \frac{C1}{C2} \cdot \frac{kT}{q} \cdot \ln(2) \quad (36-2)$$

فصل ۳

چالش‌های موجود در
طراحی مراجع و لتاز
شکاف‌باند

۳-۱ مقدمه

مراجع ولتاژ ارائه شده تاکنون در ساختارهای مقاومتی، بدون مقاومت و کلیدخازنی ارائه شده‌اند و در بیشتر آن‌ها از تقویت‌کننده عملیاتی استفاده شده است. در این بخش به موضوعات و مسائل پیش‌رو در طراحی تقویت‌کننده‌های عملیاتی پرداخته و چند مدار مرجع ولتاژ کلیدخازنی با استفاده از آن‌ها طراحی گردیده است. سپس با نرم‌افزار ADS شبیه‌سازی و نتایج حاصل از آن با کارهای دیگر مقایسه شده است.

۳-۲ طراحی تقویت‌کننده عملیاتی

در اکثر مراجع ولتاژ شکاف‌باند، از یک تقویت‌کننده عملیاتی استفاده شده است، مشخصه‌های موثر این تقویت‌کننده‌ها بر عملکرد مرجع ولتاژ عبارتند از [۳۰]:

(۱) بهره

(۲) سوئینگ^۱

(۳) ولتاژ تغذیه

(۴) فرکانس بهره واحد^۲

(۵) سرعت چرخش^۳

بهره: بهره تقویت‌کننده عملیاتی همان بزرگ‌نمایی خطای ناشی از اختلاف ولتاژ دوسر ورودی تقویت‌کننده است، که هر چه بهره بیشتر باشد خطاهای ریزتر را احساس کرده، با بزرگ‌نمایی قابل توجهی در خروجی ظاهر نموده، با بازخورد منفی به ورودی برگشت داده و باعث اصلاح آن می‌گردد. این عمل در مدارهای مرجع ولتاژ شکاف‌باند، بسیار حائز اهمیت است و اگر بهره کم باشد، در ولتاژ خروجی خطا ظاهر شده و سبب انحراف ولتاژ خروجی از مقدار دقیق آن (مطلوب) می‌گردد. لذا در ادامه، اثر بهره محدود op-amp بررسی خواهد شد.

^۱ Swing

^۲ ω_{UGB} (unit gain bandwidth)

^۳ Slew rate

سوئینگ: مقدار سوئینگ در تقویت کننده نیز مهم است چون اگر مقدار سوئینگ کم باشد ولتاژ خروجی که همان ولتاژ مرجع است، به مقدار نهایی خود نمی‌رسد.

ولتاژ تغذیه: هر چه ولتاژ تغذیه op-amp کمتر باشد کاربرد بیشتری خواهد داشت و تقاضا در این مورد بیشتر است، ولی کاهش ولتاژ تغذیه محدودیت سوئینگ را بدنبال خواهد داشت.

فرکانس بهره واحد: این فرکانس بر روی زمان نشست^۱ تاثیرگذار است، یعنی چه مقدار زمان نیاز است تا بعد از کلاک، خروجی در مقدار نهایی خود نشست کند.


آهنگ چرخش: مقدار زمانی که طول می‌کشد تا ولتاژ از مقدار اولیه به مقدار نهایی خود برسد. هر چه آهنگ چرخش بیشتر باشد این زمان کمتر خواهد بود.

در مرجع ولتاژ کلیدخازنی بدون مقاومت شکل (۲-۱۳) ولتاژ ورودی پایه مثبت آپامپ که همان ولتاژ بیس - امیتر ترانزیستور دوقطبی است، در تغییرات دمایی صفر تا ۱۰۰ درجه سانتی‌گراد، از ۰/۷ ولت تا ۰/۵ ولت تغییر می‌کند، چون ولتاژ خروجی به حدود ۱/۳ ولت می‌رسد، لذا سوئینگ تقویت کننده عملیاتی باید بتواند حداکثر ۱/۳ ولت و حداقل ۰/۵ ولت داشته باشد. در ضمن بهره آن بالاتر از ۶۰ دسی‌بل باشد و آهنگ چرخش حدود ۲۰ ولت بر میکروثانیه و ولتاژ آفست ماکزیمم حدود ۱۰ میلی‌ولت باشد [۲۹]. اعداد ذکر شده در مورد تغییرات ولتاژ بیس - امیتر در بازه دمایی مذکور، سوئینگ و بهره، در مدارات شبیه سازی شده این فصل لحاظ شده است.

۳-۲-۱ اثر گین محدود op-amp

در حالت تئوری گین تقویت کننده عملیاتی بی نهایت در نظر گرفته می‌شود، یعنی ولتاژ دوگره ورودی آن هم پتانسیل فرض می‌شود اما در عمل مقدار بهره آپامپ، اگر چه خیلی بزرگ، ولی محدود خواهد بود (غیر بی نهایت). با توجه به بهره زیاد تقویت کننده عملیاتی اکثراً در مدار حلقه بسته از آن استفاده می‌شود. مدار وارونگر شکل (۳-۱) را در نظر بگیرید.

^۱ Settling time



شکل (۱-۳) مدار وارونگر با استفاده از تقویت کننده عملیاتی.

اگر بهره بی نهایت در نظر گرفته شود ($V_2 - V_1 = V_O / A = 0$)، دو ورودی یکدیگر را تعقیب نموده و $V_2 - V_1 = 0$ می شود. به عبارت دیگر این دو ورودی بصورت مجازی به هم وصل می شوند و چون V_1 به زمین وصل شده است، V_2 نیز بصورت مجازی زمین فرض می شود. روابط زیر، زمانی که بهره نامحدود باشد برقرار است:

$$G = \frac{V_O}{V_I} = -\frac{R_2}{R_1} \quad (1-3)$$

$$V_2 - V_1 = \frac{V_O}{A} = 0 \quad (1-3)$$

حال اگر بهره محدود در نظر گرفته شود، قضیه به صورت دیگری خواهد بود، در این حالت اختلاف ولتاژ بین دو ورودی V_O / A خواهد بود، چون ورودی مثبت به زمین وصل شده است، مقدار ولتاژ $-V_O / A$ در ورودی منفی ظاهر خواهد شد، چون امپدانس ورودی خیلی زیاد است $I_1 = I_2 = 0$ در نظر گرفته می شود و $I_{R1} = -I_{R2}$ خواهد بود.

$$\frac{V_i - V_O / A}{R_1} = \frac{-V_O + V_O / A}{R_2} \quad (1-3)$$


با ساده کردن رابطه (۱-۳) بهره آپ امپ بدست می آید:

$$V_o = \frac{V_i}{\frac{1}{A} + \frac{R_1}{R_2 A} - \frac{R_1}{R_2}} = \frac{-R_2 / R_1}{1 - (1 + R_2 / R_1) / A} V_i \quad (2-3)$$

در مدار حلقه باز، ولتاژ خروجی از رابطه $V_o = \alpha(V^+ - V^-)$ بدست می‌آید، اگر بهره $\alpha = 10^3$ باشد، و ولتاژ خروجی 1V در نظر گرفته شود. $(V^+ - V^-) = 1 \text{ mV}$ خواهد بود، یعنی آپ امپ با این بهره (1000)، خطای 1 mV در دو گره ورودی را می‌پذیرد، در حالی که اگر بهره $\alpha = 10^6$ باشد، خطا در دو گره ورودی 1 μV خواهد بود، و این امر در معادلاتی که دو گره ورودی آپامپ همپتانسیل فرض می‌شود، به واقعیت نزدیک‌تر است و خطا در ولتاژ خروجی کمتر خواهد شد.

۲-۲-۳ تقویت‌کننده عملیاتی معمولی تک‌سر

در این طراحی، به سوئینگ 0/5 تا 1/3 ولت نیاز است، لذا تقویت‌کننده عملیاتی معمولی تک‌سر، با ورودی‌های NMOS، این نیاز را برآورده می‌سازد. شکل (۲-۳) مدار آنرا نشان می‌دهد.



شکل (۲-۳) تقویت‌کننده عملیاتی تک‌سر.

روابط آهنگ چرخش و فرکانس بهره واحد بصورت زیر است:


$$SR = \frac{I_{tail}}{C_L} \quad (1-3)$$

$$\omega_u = \frac{g_{m1}}{C_L} \quad (2-3)$$

برای مدار بایاس از دو ترانزیستور NMOS و PMOS استفاده شده است و سعی شده تا حد امکان جریان آن‌ها کمترین مقدار باشد، به طوری که در ناحیه اهمی قرار نگیرند.


$$\left(\frac{W}{L}\right) = \frac{2i}{\mu_n C_{ox} V_{eff}^2} \quad (3-3)$$

برای بار $4PF$ و آهنگ چرخش $20V/\mu s$ ، جریان $I_{tail} = 80\mu A$ و $g_{m1} = 0.5ms$ بدست می‌آید، مدار با ابعاد ترانزیستورهای بدست آمده، شبیه‌سازی شده و نتایج به صورت شکل (۳-۳) بدست آمده است:



شکل (۳-۳) نمودار بهره تقویت کننده تک‌سر.

همان‌طور که ملاحظه می‌شود، پهنای باند حدود $120MHz$ ، ولی بهره زیر $30dB$ بوده و کم است. مدار در دماهای مختلف بررسی شده، با اعمال گوشه‌های دمایی، پس از تحلیل، تاثیر آن بر تغییرات بهره در نمودار شکل زیر ترسیم شده است.



شکل (۳-۴) (الف) تغییرات بهره و (ب) بزرگنمایی تغییرات بهره در بازه دمایی صفر تا 90° سانتی‌گراد.

با محاسبات انجام شده مقادیر W/L ترانزیستورهای تقویت کننده عملیاتی بدست آمده و در جدول (۱-۳) نوشته شده است.

جدول (۱-۳) ابعاد ترانزیستورهای استفاده شده در مدار شکل (۲-۳).

ترانزیستور	W/L(μm)	ترانزیستور	W/L(μm)
Mb1	0.22/0.7	M2	8/0.18
Mb2	1.6/0.2	M3	18/0.18
Mt	15.8/0.18	M4	18/0.18
M1	8/0.18	*	*

با توجه به شکل (۴-۳) در تحلیل دمایی صفر تا ۹۰ درجه، بهره بین ۲۵ تا ۲۶ دسی بل تغییر می کند، این تغییرات، خیلی زیاد نیست، ولی بهره خیلی کم است. با توجه به روابط زیر داریم:


$$Ad = g_m \cdot R_{out} = g_{m1}(r_{ds2} || r_{ds4}) \quad (۴-۳)$$

$$g_m = \sqrt{2\beta I_d}, r_{ds} = \frac{1}{\lambda \cdot I_d} \rightarrow A_d \propto \frac{1}{\sqrt{I_d}} \rightarrow \lambda \propto \frac{1}{L} \quad (۵-۳)$$

طبق روابط بالا، برای افزایش بهره بایستی جریان درین یا λ کاهش یابد، که کاهش جریان درین سرعت را کاهش می دهد و λ نیز با عکس طول کانال متناسب است. یعنی افزایش L بهره را افزایش می دهد که باعث اثر مدولاسیون طول کانال^۱ خواهد شد. لذا در انتخاب این دو مورد باید مصالحه کرد. در این جا سعی شده است، هم جریان کم انتخاب شود و هم طول کانال افزایش یابد. در این حالت بهره حدود 54 dB می شود ولی پهنای باند کاهش یافته و به 28 MHz می رسد.

با اعمال تغییرات مقادیر W/L در مدار (۲-۳) جهت بالا بردن بهره و شبیه سازی آن، با تحلیل دمایی، شکل (۵-۳) بدست آمده است. همان طور که در شکل ملاحظه می شود، بهره بهبود یافته و تغییرات دمایی، روی بهره خیلی تاثیر گذار نبوده است.

¹ Chanel length modulation(CLM)



شکل (۳-۵) تغییرات بهره در دماهای صفر تا ۹۰ درجه سانتی گراد در تقویت کننده عملیاتی تک سر.

با توجه به شکل (۳-۵)، بهره فقط بین ۵۲/۵ تا ۵۳/۵ دسی بل تغییر داشته است، که نگران کننده نیست. ولی هنوز، مقدار بهره کافی نیست، در ضمن مقدار سوئینگ خروجی، در مدار مشکلی ایجاد نمی نماید. جدول (۳-۲) نسبت ابعاد ترانزیستورهای مدار (۳-۲) را پس از تغییرات W/L جهت بالا بردن بهره نشان می دهد.

جدول (۳-۲) ابعاد جدید ترانزیستورهای استفاده شده در مدار شکل (۳-۲) برای افزایش بهره.


ترانزیستور	$W/L(\mu m)$	ترانزیستور	$W/L(\mu m)$
Mb1	0.22/0.7	M2	800/18
Mb2	1.6/0.2	M3	360/3.6
Mt	792/9	M4	360/3.6
M1	800/18	*	*

۳-۲-۳ تقویت کننده کسکود^۱ تاشده تک سر

این تقویت کننده با داشتن مقاومت خروجی بالا، نسبت به تقویت کننده تک سر معمولی دارای بهره خیلی بیشتری است، ولی چون ترانزیستورهای بیشتری در مسیر ولتاژ خروجی قرار دارند،

¹ Folded cascode

سوئینگ خروجی آن کمتر از نوع معمولی تکسر است، ولی محدوده سوئینگ خروجی آن هیچ مشکلی در مدار پیشنهادی ما به وجود نمی آورد. شکل (۳-۶) مدار تقویت کننده کسکود تاشده تکسر با مدار بایاس را نشان می دهد.



شکل (۳-۶) مدار تقویت کننده کسکود تاشده تکسر، با مدار بایاس.

در این تقویت کننده از مدار بایاس [۱۵] بسیار خوبی استفاده شده است، به طوری که در دماهای متفاوت، تغییرات جریان و ولتاژ، بسیار کم است. جریان مصرفی مدار بایاس حدود ۳۸ میکروآمپر است. ترانزیستورهای M_{10} و M_9 ولتاژ V_{b3} را تامین می کنند و ولتاژ V_{b1} و V_{b2} مستقیماً از روی مدار بایاس تامین شده است. همان طور که در قبل اشاره شد، برای بدست آوردن بهره بالای ۶۰ دسی بل به تقویت کننده کسکود تاشده به لحاظ داشتن مقاومت خروجی بالا، نیاز است. مقدار بهره برابر $A_d = g_m \cdot R_{out}$ می باشد. باتوجه به رابطه زیر مقاومت خروجی در نوع کسکود تاشده، خیلی بیشتر از نوع معمولی است:

$$R_{out} = (g_{m6} \times r_{o6} \times r_{o8}) \parallel (g_{m4} \times r_{o4} \times r_{o2}) \quad (۳-۶)$$


$$g_m = -g_{m1} = \frac{2i_{d1}}{V_{od1}} \quad (۳-۷)$$

با توجه به مقادیر $V_{od1}=0.1$ V و $I_{d1}=20$ μ A، مقدار $g_{m1}=0.4$ ms و مقدار $g_{m4}=g_{m6}=0.2$ ms

بدست می آید. برای بدست آوردن بهره کل تقویت کننده، مقادیر $r_{o4}=1000$ k Ω و $r_{o6}=r_{o8}=1000$ k Ω

و $r_{o2}=500\text{ k}\Omega$ محاسبه شده، و سپس بهره کل حدود $82/5$ دسی بل بدست می آید.

پس از شبیه سازی مدار و بررسی نتایج بدست آمده، مقادیر شبیه سازی شده، با محاسبات انجام شده هم خوانی معناداری دارد. مدار فوق با تحلیل دمایی در تغییرات حرارتی صفر تا 90 درجه سانتی گراد، بهره چندان تغییر نمی کند و از ثبات بسیار خوبی برخوردار است. شکل زیر این تغییرات را نشان می دهد.



شکل (۷-۳) بهره تقویت کننده کسکود تا شده تک سر با تحلیل دمایی صفر تا 90 درجه سانتی گراد.

جدول (۳-۳) نسبت ابعاد ترانزیستورهای مدار شکل (۶-۳) شامل مدار بایاس و مدار تقویت کننده

عملیاتی کسکود تا شده را نشان می دهد.

جدول (۳-۳) ابعاد ترانزیستورهای استفاده شده در مدار تقویت کننده کسکود تا شده شکل (۶-۳).


ترانزیستور	W/L(μm)	ترانزیستور	W/L(μm)
Mt	120/18	M7,M8	65/3
Ma,Mb	35/0.3	M9	7.8/0.5
M1,M2	110/3.5	M10,M13,M15,M17,M20	0.22/0.2
M3,M4	55/3.5	M11,M14,M16,M18,M19	1.5/0.5
M5,M6	11/0.6	M12	1.65/0.5

۳-۲-۴ نتیجه گیری:

برای رسیدن به بهره زیاد، جهت کاهش خطا، تقویت کننده عملیاتی با مقاومت خروجی بالا نیاز است، در میان آن‌ها می‌توان نوع کسکودتا شده را نام برد، و استفاده از آن می‌تواند در این مدارات مفید واقع شود.


۳-۳ شبیه سازی مدار مرجع ولتاژ شکافباند کلیدخازنی

در فصل ۲ بخش ۱۰ به بررسی دقیق مرجع ولتاژ شکافباند کلیدخازنی پرداخته شد و در آن ولتاژ مرجع با استفاده از روابط (۲۸-۲) و (۲۹-۲) محاسبه گردید. در آنجا مقدار شیب خط تغییرات ولتاژ پیوند بیس - امیتر ترانزیستور دو قطبی نسبت به دما ۲- میلی‌ولت بر درجه سانتی‌گراد در نظر گرفته شد، حال با استفاده از شبیه‌سازی، تغییرات ولتاژ بیس - امیتر نسبت به دما (ولتاژ CTAT)، استخراج شده است و در شکل (۸-۳) ضریب حرارتی یک پیوند بیس - امیتر در دماهای صفر تا ۹۰ درجه سانتی‌گراد ۲/۰۲- میلی‌ولت بر درجه سانتی‌گراد نشان داده شده است. که این مقدار با مقدار محاسبه شده بسیار نزدیک است.



شکل (۸-۳) تغییرات ولتاژ بیس - امیتر نسبت به دما.

ولتاژ PTAT، از تفاضل دو ولتاژ بیس - امیتر ترانزیستور دو قطبی، که به واسطه عبور دو جریان متفاوت از آن حاصل می‌شود، بدست می‌آید. شکل (۹-۳) منحنی ولتاژ بیس - امیتر به واسطه عبور دو جریان متفاوت از پیوند p-n ترانزیستور BJT را نشان می‌دهد.




شکل (۹-۳) منحنی تغییرات ولتاژ بیس-امیتر در دو جریان متفاوت در دماهای متفاوت.


با توجه به شکل (۹-۳)، شیب هر دو ولتاژ $V_{BE(I)}$ و $V_{BE(2I)}$ تقریباً با هم برابر، و حدود $-2\text{mV}/^\circ\text{C}$ بوده است و اختلاف آن‌ها در این بازه دمایی به اندازه $V_T \ln(2)$ است، که همان مقدار 0.018 V خواهد بود.

۳-۳-۱ شبیه‌سازی مدار مرجع ولتاژ شکاف‌بند کلیدخازنی با آپ‌امپ معمولی


هسته اصلی مدار مرجع ولتاژ شکاف‌بند کلیدخازنی در شکل (۱۰-۳) آمده است. برای بایاس ترانزیستورهای که بعنوان منبع جریان کار می‌کنند، از مدار مناسبی که در شکل (۶-۳) نشان داده شده، استفاده گردیده است، که در مقابل تغییرات درجه حرارت حساسیت زیادی از خود نشان نمی‌دهد [۱۵] و شکل (۱۱-۳) مدار کامل مدار مرجع ولتاژ شکاف‌بند را نشان می‌دهد.



شکل (۱۰-۳) هسته اصلی مدار مرجع ولتاژ شکاف‌بند کلیدخازنی بدون مقاومت [۱۵].




شکل (۱۱-۳) مدار مرجع ولتاژ شکاف باند کلید خازنی بدون مقاومت با تقویت کننده معمولی تک سر



شکل (۳-۱۲) سیگنال‌های کنترل فازهای کلیدزنی در مدار مرجع ولتاژ شکاف‌باند [۱۵].


تقویت‌کننده عملیاتی تک‌سر معرفی شده برای مرجع ولتاژ شکاف‌باند کلیدخازنی بدون مقاومت بکار گرفته شد که نتیجه شبیه‌سازی خطای زیادی داشت و نمی‌توانست خروجی قابل قبولی بدست آورد، شکل (۳-۱۳) این واقعیت را بیان می‌کند.



شکل (۳-۱۳) ولتاژ خروجی و ولتاژ مرجع برای دمای صفر تا ۹۰ درجه سانتی‌گراد با تقویت‌کننده عملیاتی تک‌سر. با توجه به شکل (۳-۱۳) مشاهده می‌گردد، به علت پایین بودن بهره آپ‌امپ، تغییرات ولتاژ خروجی بطور چشم‌گیری کاهش نیافته است. برای این‌که تغییرات ولتاژ خروجی، به حداقل خود برسد، بهره بالاتر نیاز است. بهره هر چه بیشتر باشد ولتاژ خروجی از دقت بالاتری برخوردار است.

۳-۳-۲ شبیه‌سازی مدار مرجع ولتاژ شکاف‌باند کلیدخازنی با آپ‌امپ کسکود تاشده


در قدم بعدی تقویت‌کننده کسکود تاشده، در این مدار به‌کار گرفته شد و نتیجه شبیه‌سازی بسیار مطلوب حاصل گردید. مدار کامل مرجع ولتاژ شکاف‌باند، با استفاده از تقویت‌کننده کسکود تاشده در شکل (۳-۱۴) آمده است:



شکل (۱۴-۳) مدار مرجع ولتاژ شکاف باند کلید خازنی با تقویت کننده عملیاتی کسکود تا شده


در این مدار بعلت بالا بودن بهره تقویت کننده، شکل موج خروجی (ولتاژ مرجع خروجی) در بازه دمایی صفر تا ۱۲۰ درجه تغییرات بسیار کمی دارد و خروجی، قابل قبول خواهد بود.

شکل (۳-۱۵) ولتاژ خروجی در چند سیکل و ولتاژ مرجع با بزرگنمایی زیاد را نشان می دهد.



(ب)

(الف)



(ج)


شکل (۳-۱۵) (الف) ولتاژ خروجی و (ب) ولتاژ مرجع و (ج) ولتاژ مرجع با بزرگنمایی زیاد.

جدول (۳-۴) ابعاد ترانزیستورهای استفاده شده در مدار شکل (۳-۱۴).

ترانزیستور	W/L(μm)	ترانزیستور	W/L(μm)
Mt	120/18	M9	7.8/0.5
Ma,Mb	35/0.3	M10,M13,M15,M17,M20	0.22/0.2
M1,M2	110/3.5	M11,M14,M16,M18,M19	1.5/0.5
M3,M4	55/3.5	M12	1.65/0.5
M5,M6	11/0.6	MC1,MC2	0.22/0.5
M7,M8	65/3	*	*

با تحلیل مونت کارلو مقدار میانگین ولتاژ خروجی (μ)، حدود $1/317$ ولت اندازه گیری شده، و انحراف معیار (σ)، حدود $0/15$ محاسبه شده است و نسبت σ/μ برابر $11/39\%$ بدست آمده است. مقدار میانگین جریان مصرفی مدار برابر با 200 میکروآمپر می باشد و نتایج شبیه سازی مونت کارلو در شکل (۱۶-۳) آمده است، تغییرات ولتاژ خروجی در بازه دمایی صفر تا 120 درجه سانتی گراد حداکثر $1/2936$ ولت و حداقل $1/2918$ ولت، در شکل (۱۵-۳) نشان داده شده است که با داشتن تغییرات $0/0018$ ولت در ولتاژ خروجی $1/29$ ولت، ضریب دمایی آن به صورت زیر محاسبه می گردد

$$T_C = \frac{1}{V_{out}} \times \frac{\partial V_{out}}{\partial T} \approx \frac{1}{V_{out}} \times \frac{\Delta V_{out}}{\Delta T} = \frac{1}{1290} \times \frac{1.8}{120} = 11.63 \text{ ppm}/^\circ\text{C} \quad (8-3)$$




شکل (۱۶-۳) نتایج شبیه سازی مونت کارلو و هیستوگرام مرجع ولتاژ کلیدخازنی.

جدول (۵-۳) مقایسه مرجع ولتاژ کلیدخازنی شکل (۱۴-۳) با سایر کارها.

واحد	[۱۵]	[۳۶]	[۳۵]	[۳۴]	[۳۳]	[۳۲]	[۶]	نتایج شبیه سازی
nm	180	65	90	180	400	500	0.35	فن آوری ساخت
mm ²	-	0.0055	-	0.045	0.1	0.4	-	مساحت سیلیکن
mV	1317	423	260	400	515	1120	1260	میانگین ولتاژ مرجع
ppm/ ^o C	11.63	160	136	80	58.3	127	112	میانگین ضریب دمایی
μA	200	0.14	22	4.8	2.2	378	34	جریان کل منبع
V	1.8	.75	.5	.56	2.1	3.7	3 ~ 5	ولتاژ منبع تغذیه


۳-۴ شبیه‌سازی مدار مرجع ولتاژ شکاف‌باند کلیدخازنی زیر یک ولت

این مرجع ولتاژ شکاف‌باند، ولتاژ مرجع زیر یک ولت تولید می‌نماید، و مقدار ولتاژ خروجی می‌تواند با تغییر خازن‌ها تنظیم شود [۳۱]، شکل (۳-۱۷) مدار آنرا نشان می‌دهد.



شکل (۳-۱۷) مدار مرجع ولتاژ شکاف‌باند کلیدخازنی زیر یک ولت [۳۱].

این مدار با دو فاز کلیدزنی کار می‌کند، در فاز نخست، کلیدهای S_1 ، S_4 بسته و بقیه کلیدها باز هستند، شکل (۳-۱۸) مدار این فاز را نشان می‌دهد.




شکل (۳-۱۸) مدار حاصل از کلیدزنی در فاز نخست.

در این هنگام، جریان I_1 در دیود D_1 جریان خواهد یافت، چون آپامپ دارای فیدبک منفی است، لذا ولتاژ دوگانه ورودی آن هم پتانسیل است، در نتیجه $V_{C1}=V_{C3}=V_{D1}$ و داریم:

$$V_{D1} = n.V_T \ln\left(\frac{I}{I_S}\right) \quad (9-3)$$

در این رابطه V_T ولتاژ حرارتی و n ضریب انتشار دیود است. در فاز دوم کلیدهای S_4, S_1 باز و بقیه کلیدها بسته هستند. مدار بصورت شکل (۱۹-۳) خواهد بود:



شکل (۱۹-۳) مدار حاصل از کلیدزنی در فاز دوم.

در این هنگام مجموع جریان‌های I_1 و I_2 به دیود D_2 تزریق می‌گردند. در نتیجه ولتاژ پایانه‌های ورودی تقویت‌کننده عملیاتی مساوی و بصورت زیر است:

$$V_{D2} = n.V_T \cdot \ln\left(\frac{I_1 + I_2}{I_S}\right) \quad (10-3)$$

با کلیدزنی تناوبی بین دو فاز، بار ذخیره شده در خازن‌های C_1 و C_3 دوباره بین خازن‌های C_1 و C_2 توزیع می‌شود. بنابراین ولتاژ خروجی در فاز دوم این چنین نوشته خواهد شد:


$$V_{OUT} = \frac{C_2}{C_2 + C_3} \left[V_{D2} + \frac{C_1 + C_3}{C_2} \ln\left(\frac{I_1 + I_2}{I_1}\right) V_T + V_{OS} \right] \quad (11-3)$$

در رابطه فوق V_{OS} ولتاژ آفست آپامپ بوده که از آن صرف نظر می‌نماییم، باید توجه داشت که در این مدار، با تنظیم نسبت $C_2/(C_2+C_3)$ می‌توان ولتاژ خروجی را در کمتر از یک ولت نیز تنظیم نمود.

به هر حال برای دستیابی به مرجع ولتاژ دقیق با توجه به تغییرات فرآیند ساختی که پیش‌رو است، یک روش تنظیم نمودن ضرورت خواهد داشت [۳۱].


مدار شکاف‌بند کلیدخازنی پیشنهاد شده، با داشتن قابلیت تنظیم، می‌تواند پیاده‌سازی راحتی در طراحی داشته و شایسته کاربردهای تجاری باشد. در اغلب مراجع ولتاژ متداول، تنظیم ولتاژ خروجی با مقاومت صورت می‌گیرد، در حالی که در این مدار با استفاده از نسبت خازن‌ها انجام می‌پذیرد [۳۱].

شبیه‌سازی مدار فوق در نرم‌افزار ADS و فن‌آوری $0.18 \mu\text{m CMOS}$ انجام پذیرفت. منبع تغذیه $1/8$ ولت می‌باشد و تمامی ترانزیستورها در بالای ناحیه آستانه کار می‌کنند. میانگین جریان مصرفی مدار 240 میکروآمپر می‌باشد، نسبت جریان‌های I_2 به I_1 حدود 4 در نظر گرفته شده است و خازن $C_3=4\text{PF}$ و خازن‌های $C_1=C_2=2.6\text{PF}$ می‌باشند. در زمان 30 تا 60 میکروثانیه فاز اول رخ خواهد داد و در زمان 60 تا 90 میکروثانیه فاز دوم اجرا خواهد شد. نتایج شبیه‌سازی برای ولتاژ خروجی، در تغییرات دمایی صفر تا 90 درجه سانتی‌گراد، بصورت شکل (۳-۲۰) ترسیم شده است:



شکل (۳-۲۰) (الف) ولتاژ خروجی و (ب) ولتاژ خروجی با بزرگ‌نمایی زیاد.

با تحلیل مونت کارلو و رسم نتایج شبیه سازی آن، مقدار میانگین ولتاژ خروجی (μ)، برابر ۰/۴۵۴ ولت و انحراف معیار آن (σ) برابر ۰/۰۵۷ اندازه گیری شده است. که نسبت σ/μ برابر ۱۲/۵٪ بدست می آید. نتایج شبیه سازی مونت کارلو در شکل (۳-۲۱) نشان داده شده است.



شکل (۳-۲۱) نتایج شبیه سازی مونت کارلو و هیستوگرام مرجع ولتاژ کلیدخازنی.

با توجه به میانگین ولتاژ خروجی ۴۵۴ میلی ولت و تغییرات ولتاژ خروجی ۱/۳۲ میلی ولت، ضریب دمایی آن بصورت زیر خواهد بود:

$$T_C = \frac{1}{V_{out}} \times \frac{\partial V_{out}}{\partial T} \approx \frac{1}{V_{out}} \times \frac{\Delta V_{out}}{\Delta T} = \frac{1}{454} \times \frac{1.32}{90} = 32.3 ppm/^{\circ}C \quad (۳-۱۲)$$

در جدول زیر این کار با سایر کارها مورد ارزیابی قرار گرفته است که ضریب دمایی این کار به غیر از کار [۱۵] که ولتاژ بالای یک ولت دارد از بقیه کارها بهتر است.


جدول (۳-۶) مقایسه مرجع ولتاژ شکاف باند [۳۱] شکل (۳-۱۸) با سایر کارها.

واحد	[۳۱]	[۱۵]	[۳۵]	[۳۴]	[۳۳]	[۳۲]	[۶]	نتایج شبیه سازی
nm	180	180	90	180	400	500	0.35	فن آوری ساخت
mm ²	-	-	-	0.045	0.1	0.4	-	مساحت سیلیکن
mV	454	1317	260	400	515	1120	1260	میانگین ولتاژ مرجع
ppm/ ^o C	32.3	11.63	136	80	58.3	127	112	میانگین ضریب دمایی
μA	240	200	22	4.8	2.2	378	34	جریان کل منبع
V	1.8	1.8	.5	.56	2.1	3.7	3 ~ 5	ولتاژ منبع تغذیه


۳-۵ شبیه‌سازی مدار مرجع ولتاژ شکاف‌باند کلیدخازنی با حذف ولتاژ آفست [۲۹]

در قسمت‌های قبل، خطاهای ناشی از تقویت‌کننده عملیاتی، مانند بهره محدود آپامپ و ولتاژ آفست مورد بررسی قرار گرفت. این عوامل، باعث می‌شود دقت ولتاژ خروجی کاهش یابد، در فصل ۲ مداری که ولتاژ آفست آن حذف می‌شود، ارائه گردید. در این بخش، همان مدار [۲۹] شبیه‌سازی شده، و مشخصه‌های آن مورد ارزیابی قرار می‌گیرد. از مشخصه‌های بارز این مدار، تغییرات بسیار کم ولتاژ خروجی نسبت به دما و همچنین نسبت به ولتاژ ورودی است. مدار مرجع ولتاژ شکاف‌باند کلیدخازنی با حذف ولتاژ آفست در شکل (۳-۲۳) با استفاده از نرم‌افزار ADS شبیه‌سازی شده است.

مدار این طرح، شبیه مدار شکل (۳-۱۵) است، و فقط مقادیر خازن‌های بکار رفته در آن متفاوت است. مدار آپامپ و مدار بایاس آن، دقیقاً با هم برابرند، ولی در قسمت هسته اصلی مدار، کاملاً متمایز است. مدار با پنج فاز کلیدزنی، خروجی قابل قبولی بوجود می‌آورد، که نسبت به دما، از پایداری بسیار خوبی برخوردار است. کل زمان کلیدزنی ۵۰ میکروثانیه است و ولتاژ حالت روشن پالس‌های کلیدزنی، یک ولت در نظر گرفته شده است. شکل (۳-۲۲) پالس فازهای کلیدزنی را نشان می‌دهد.




شکل (۳-۲۲) پالس‌های کلیدزنی در یک دوره، از مدار مرجع ولتاژ شکاف‌باند با حذف ولتاژ آفست [۲۹].



شکل (۳۳-۳) مدار مرجع ولتاژ شکاف باند کلید خازنی با حذف ولتاژ آفست [۲۹]

پس از شبیه‌سازی مدار شکل (۳-۲۳) با نرم‌افزار ADS ولتاژ خروجی و ولتاژ مرجع مانند شکل (۳-۲۴) بدست می‌آید.





شکل (۳-۲۴) (الف) ولتاژ خروجی آپ‌امپ و (ب) ولتاژ مرجع و (ج) ولتاژ مرجع با بزرگ‌نمایی زیاد

این مدار قادر است ولتاژ مرجع، به مقدار ۱/۲۷۳ ولت، با وابستگی دمایی بسیار پایین، در خروجی ایجاد کند، تغییرات ولتاژ خروجی حدود یک میلی‌ولت، به ازای ولتاژ ۱/۲۷۳ ولت است، جریان مصرفی مدار برابر ۱۴۳ میکروآمپر، و ضریب حرارتی آن برابر است با:

$$T_C = \frac{1}{V_{out}} \times \frac{\partial V_{out}}{\partial T} \approx \frac{1}{V_{out}} \times \frac{\Delta V_{out}}{\Delta T} = \frac{1}{1.273} \times \frac{1}{90} = 8.7 \text{ ppm}/^{\circ}\text{C} \quad (3-13)$$

این مقدار ضریب حرارتی کم، نشان‌دهنده حذف عوامل خطا، در مدار تقویت‌کننده عملیاتی است. با تحلیل مونت کارلو و رسم نمودار آن مقدار میانگین ولتاژ خروجی (μ)، برابر ۱/۲۷۸ ولت و انحراف معیار آن (σ) برابر ۰/۱۶۳ اندازه‌گیری شده است. که نسبت σ/μ برابر ۱۲/۷٪ بدست می‌آید. نتایج شبیه‌سازی مونت کارلو در شکل (۳-۲۵) نشان داده شده است.



شکل (۳-۲۵) نمودار مونت کارلو و هیستوگرام مرجع ولتاژ کلیدخازنی با هدف حذف ولتاژ آفست.

با جمع‌آوری نمونه کارهای انجام شده قبل و مقایسه آن‌ها با این کار، در جدول زیر مقایسه آن‌ها ذکر شده است، جدول (۳-۷) به وضوح نشان می‌دهد در بین کارهای انجام شده، میانگین ضریب دمایی این کار، کمترین مقدار در بین بقیه است.

جدول (۳-۷) مقایسه مرجع ولتاژ شکاف‌باند با حذف ولتاژ آفست [۲۹] با کارهای دیگر.

واحد	[۲۹]	[۳۱]	[۱۵]	[۳۶]	[۳۵]	[۳۴]	نتایج شبیه‌سازی
nm	180	180	180	65	90	180	فن‌آوری ساخت
mm ²	0.15	-	-	0.0055	-	0.045	مساحت سیلیکن
mV	1273	454	1317	423	260	400	میانگین ولتاژ مرجع
ppm/°C	8.7	32.3	11.63	160	136	80	میانگین ضریب دمایی
μA	143	240	200	0.14	22	4.8	جریان کل منبع
V	1.8	1.8	1.8	.75	.5	.56	ولتاژ منبع تغذیه

ابعاد ترانزیستورهای مدار مرجع ولتاژ شکاف‌باند با هدف حذف ولتاژ آفست شکل (۳-۲۳) مانند جدول (۳-۴) می‌باشد.

فصل ۴

مراجع و لتاز پیشنهادی با
استفاده از ترانزیستورهای
زیرآستانه

تاکنون مراجع ولتاژی که بررسی شدند، برای ایجاد ولتاژ CTAT از ترانزیستورهای دوقطبی استفاده می‌کردند، که البته از نظر مداری، خیلی ساده‌تر به نظر می‌رسیدند. ولی جریان زیادی مصرف می‌کردند. و با فن‌آوری CMOS کمی ناسازگار بودند. ولتاژ مرجع این مدارات از حاصل جمع دو ولتاژ CTAT و PTAT ساخته می‌شدند، که ولتاژ CTAT همان ولتاژ بیس - امیتر ترانزیستور دوقطبی و ولتاژ PTAT، نیز اختلاف دو ولتاژ بیس - امیتر (ضریبی از ولتاژ حرارتی) بوده و هر جمله حدود 0.6 ولت به خود اختصاص می‌دهند، لذا ولتاژ مرجع ساخته شده بیشتر از یک ولت خواهد بود.

دو مرجع ولتاژ طراحی شده (الف) و (ب) در این پایان‌نامه، با بکارگیری ترانزیستور CMOS بجای BJT سه ویژگی مهم را بهبود بخشیده است.

اول آنکه: چون از ترانزیستور CMOS بجای BJT استفاده شده است، قابل پیاده‌سازی به صورت Fully CMOS است.


دوم آنکه: جریان مدار مولد CTAT بطور قابل ملاحظه‌ای کاهش می‌یابد. چون ترانزیستورهای مدار در ناحیه زیر آستانه کار می‌کنند. البته تقویت‌کننده عملیاتی در این مدار همانند مدارهای قبلی جریان زیادی (حدود میکروآمپر) مصرف می‌کند، که برای کاهش جریان مصرفی آن دو راه حل به نظر می‌رسد، یکی استفاده از مدار مرجعی که تقویت‌کننده عملیاتی در آن وجود نداشته باشد و دیگری طراحی تقویت‌کننده عملیاتی در ناحیه زیر آستانه است.

سوم آنکه: با انتخاب درست نسبت ابعاد ترانزیستور (W/L)، ولتاژ CTAT و PTAT را به شکل دلخواه می‌توان تغییر داد و ولتاژ مرجع را به زیر یک ولت رساند. این سه خصوصیت در مدارهای معرفی شده قبل وجود نداشتند. در مقابل، برای ساختن ولتاژ CTAT، به مدار بایاس و همچنین ترانزیستورهای CMOS نسبتاً زیادی نیاز است در حالی که در مدارهای قبل از دو یا یک ترانزیستور دوقطبی استفاده می‌شد، که بایستی بین انتخاب این روش‌ها مصالحه نمود.

۲-۴) الف) مرجع ولتاژ کلیدخازنی پیشنهادی با مولد CTAT زیرآستانه

الگوی این مدار برگرفته از مدار شکل (۲-۱۳) می‌باشد، که با تغییراتی در مدار تولیدکننده ولتاژ

CTAT شکل (۴-۱) ایجاد شده است.



شکل (۴-۱) مدار مرجع ولتاژ کلیدخازنی پیشنهادی.

در این طراحی سعی شده است، برای تولید ولتاژ CTAT بجای ترانزیستور دوقطبی، از ترانزیستورهای CMOS در ناحیه زیرآستانه استفاده گردد. اگر $V_{ds} > 4V_T$ باشد، ترانزیستور در ناحیه اشباع زیرآستانه کار خواهد کرد و جریان درین آن، از رابطه زیر محاسبه می‌گردد [۳۷].

$$I_{sub} = \mu C_{ox} \left(\frac{W}{L} \right) V_T^2 e^{\frac{V_{gs} - V_{th}}{\eta V_T}} \quad (۴-۱)$$


در رابطه فوق μ قابلیت‌تحرک‌الکترون^۱، η ضریب شیب ناحیه زیرآستانه، C_{ox} خازن واحد سطح اکسید، V_T ولتاژ حرارتی، W/L ابعاد ترانزیستور، V_{th} ولتاژ آستانه و V_{gs} ولتاژ گیت- سورس ترانزیستور است.

$$V_{gs} = \eta V_T \ln \left(\frac{I_{sub}}{\mu C_{ox} \frac{W}{L} V_T^2} \right) + V_{th} \quad (۴-۲)$$

$$V_{gs1} - V_{gs2} = \eta V_T \ln \left(\frac{(W/L)_2}{(W/L)_1} \right) \quad (۴-۳)$$

^۱ Mobility

مدار مولد ولتاژ CTAT در شکل (۲-۴) نشان داده شده است و ترانزیستورها در ناحیه زیرآستانه قرار دارند، لذا در این ناحیه جریان درین بسیار پایین است، از این رو اگر این مولد ولتاژ CTAT در مدار مرجع ولتاژ مورد استفاده قرار گیرد توان بسیار کمی مصرف خواهد کرد. این مدار یک ولتاژ CTAT به مقدار نزدیک $V_{DD}=1.8$ تولید می‌نماید. که مدار مرجع پیشنهادی ما به ولتاژ خیلی پایین‌تری در حدود 0.5 ولت نیاز دارد که برای این کار بایستی تدابیری اندیشیده شود.




شکل (۲-۴) مدار تولید ولتاژ CTAT در ناحیه زیرآستانه [۳۷].

در مدار (۲-۴) رابطه ولتاژ CTAT بصورت زیر است:

$$V_{CTAT} = V_{DD} - (V_{gs1} - V_{gs2}) = V_{DD} - \eta \cdot V_T \cdot \ln \left(\frac{(W/L)_2}{(W/L)_1} \right) \quad (4-4)$$

طبق رابطه بالا ولتاژ CTAT به ولتاژ منبع تغذیه وابسته است. با توجه به رابطه (۴-۴) اگر بخواهیم ولتاژ CTAT کوچکی در حدود 0.5 ولت داشته باشیم می‌بایست نسبت $(W/L)_2/(W/L)_1$ را بسیار بزرگ انتخاب کنیم که در نتیجه یک ترانزیستور بسیار بزرگ، و دیگری بسیار کوچک خواهد شد. و در عمل مشکل‌ساز خواهد بود. بنابراین برای ساختن ولتاژ CTAT کوچک می‌توان چندین طبقه متوالی را به صورت شکل (۳-۴) کسکید^۱ نمود.

¹ Cascade



شکل (۳-۴) مدار تولیدکننده ولتاژ CTAT برای دستیابی به ولتاژ کمتر [۳۷].

با توجه به شکل (۳-۴) برای دستیابی به ولتاژ کمتر، بستن چندین مدار به طور متوالی نیاز است. در این مدار بایستی توجه داشت، که جریان $i_4 = 2i_5$ و همین طور $i_1 = 5i_5$ می باشد. نسبت ابعاد ترانزیستورها K فرض شده است $(W/L=K)$ و برای بدست آوردن ولتاژ خروجی از روابط قبل داریم:

$$V_{CTAT} = V_{DD} - [(V_{gs1} - V_{gs2}) + (V_{gs3} - V_{gs4}) + (V_{gs5} - V_{gs6}) + (V_{gs7} - V_{gs8}) + (V_{gs9} - V_{gs10})] \quad (۵-۴)$$


$$V_{CTAT} = V_{DD} - \eta \cdot V_T \cdot \ln \left(\frac{5 \times 4 \times 3 \times 2 K_2 \cdot K_4 \cdot K_6 \cdot K_8 \cdot K_{10}}{K_1 \cdot K_3 \cdot K_5 \cdot K_7 \cdot K_9} \right) \quad (۶-۴)$$

در این حالت به یک ولتاژ CTAT حدود $0.5V$ نیاز است تا مدار مرجع ولتاژ زیر یک ولتی طراحی شود که همان آپامپ طراحی شده در بخش قبل در این مدار مورد استفاده قرار گیرد و این آپامپ با مد مشترک حدود $0.5V$ تا $0.7V$ ولت کار می کند. لذا در هر طبقه مقداری ولتاژ کم می شود، تا در نهایت به این مقدار برسد.


برای یافتن مقدار دقیق η مدار (۲-۴) را بسته و با مقادیر $I_{bias} = 10nA$ و $V_{CTAT} = 1.61$ مقدار $V_{DD} = 1.8$ و $(W/L)_2 = (0.3/0.18) = 1.66$ و $(W/L)_1 = (47/0.3) = 156.6$ بدست می آید، این مقدار در معادله (۴-۴) قرار داده شده و η بدست می آید. که برای رسیدن به عدد دقیق تر این کار چندین بار تکرار شده است. مقدار η بدست آمده در این فن آوری برابر $1/57$ می باشد.

در مدار تولیدکننده ولتاژ CTAT فوق الذکر سعی شده است شیب خط $(\partial V_x / \partial T)$ به $-2mV/^\circ C$ نزدیک باشد و برای تولید ولتاژ PTAT از دو مدار مولد CTAT با شیب برابر طبق شکل (۶-۴) که مقدار ولتاژ آنها حدود 20 میلی ولت اختلاف دارند (تقریباً $V_T \cdot \ln(2)$)، استفاده شده است.

برای به وجود آوردن این اختلاف، W/L ترانزیستورهای مدار (CTAT Y) کمی بیشتر انتخاب شده است. همچنین برای بایاس ترانزیستورهای منبع جریان از یک مدار بایاس زیرآستانه شکل (۴-۴) استفاده شده [۲۳]، که جریانی حدود ۴۰ نانوامپر مصرف می‌کنند، ابعاد همه ترانزیستورهای آن $L=0.2\mu m$ و $W=0.22\mu m$ است، شکل‌های (۴-۴) و (۵-۴) مدار بایاس و هسته اصلی مدار مرجع ولتاژ را نشان می‌دهد.



شکل (۴-۴) مدار بایاس زیرآستانه جهت بایاس منابع جریان مدارهای CTAT [۲۳].




شکل (۵-۴) مولد ولتاژ CTAT با استفاده از MOS زیر آستانه.

در مدار پیشنهادی برای V_x و V_y هرکدام، پنج طبقه مدار CTAT استفاده شده است، برای اینکه V_x کاهش یابد طبق شکل (۴-۲) و رابطه (۴-۴) بایستی طول (L) ترانزیستور M_2 افزایش، یا عرض (W) ترانزیستور M_1 کاهش یابد و یا طول ترانزیستور M_1 افزایش، یا عرض ترانزیستور M_2 کاهش یابد. تا حد امکان، این کار در بهترین حالت ممکن، صورت گرفته است.


در افزایش طول ترانزیستور محدودیت وجود دارد، چون در ماکزیمم طول ترانزیستور، شیب ولتاژ CTAT رفتار خطی نخواهد داشت، برای اینکه تعداد طبقات کم باشد، نمی‌توان طول ترانزیستور را ماکزیمم انتخاب نمود.

در این صورت بهتر است، بین طول ترانزیستور و تعداد طبقات مصالحه کرد، شکل (۴-۶) خروجی DC ولتاژهای V_x و V_y را به ازای ابعاد نشان داده شده در جدول (۴-۱) نشان می‌دهد.




شکل (۴-۶) منحنی تغییرات V_x, V_y در دماهای مختلف.

براساس شکل (۴-۵) شیب خط V_x بصورت $\partial V_x / \partial T = (0.718 - 0.499) / (0 - 90) = -2.43 \text{ mV} / ^\circ\text{C}$ و شیب خط V_y بصورت $\partial V_y / \partial T = (0.732 - 0.522) / (0 - 90) = -2.33 \text{ mV} / ^\circ\text{C}$ بدست می‌آید. اگر مقدار شیب دو خط V_x و V_y برابر باشد، بهترین شرایط حاکم است. در مدار سعی شده است، این قضیه در نظر گرفته شود. شکل (۴-۷) مدار کامل مرجع ولتاژ کلیدخازنی بدون مقاومت در ناحیه زیرآستانه را نشان می‌دهد. اکنون ولتاژهای CTAT ساخته شده در شکل (۴-۵) را مطابق ایده‌ی مطرح شده در شکل (۴-۱) به کار گرفته و مدار شکل (۴-۷) را با فازهای کلیدزنی شکل (۴-۸) به عنوان یک مرجع ولتاژ کلیدخازنی جدید با ترانزیستورهای زیرآستانه و بدون BJT پیشنهاد می‌دهیم.



شکل (۷-۴) مدار کامل مرجع ولتاژ کلیدخازنی بدون مقاومت در ناحیه زیر آستانه

شکل (۸-۴) پالس‌های فازهای کلیدزنی را نشان می‌دهد. فاز اول در زمان صفر تا ۶۰ میکروثانیه، فاز دوم ۶۰ تا ۸۰ میکروثانیه و فاز سوم ۸۰ تا ۱۲۰ میکروثانیه قرار دارد. لازم به ذکر است مدت زمان پالس‌ها به سرعت آپامپ و اندازه خازن‌ها وابسته است.



شکل (۸-۴) پالس‌های کلیدزنی مدار مرجع ولتاژ بدون مقاومت در ناحیه زیرآستانه.

این مدار در سه فاز کلیدزنی، کار می‌کند. در فاز نخست کلیدهای S_1, S_3, S_4 بسته و بقیه کلیدها باز هستند. در این صورت خازن C_a به اندازه ولتاژ V_x شارژ می‌گردد. در این حالت به علت هم‌پتانسیل بودن دوسر ورودی تقویت‌کننده، خازن C_1 دشارژ می‌باشد. در این صورت داریم:

$$V_{C1} = V_{C2} = 0 \quad (۵-۴)$$

$$V_{Ca} = V_x \quad (۶-۴)$$

در فاز دوم کلیدهای S_2, S_4 بسته و بقیه کلیدها باز هستند. در این حالت ولتاژ V_y روی پایانه‌چپ خازن C_1 قرار می‌گیرد. در این صورت داریم:

$$V_z = V_y, V_{Ca} = V_x \rightarrow V_{C1} = V_y - V_x \quad (۷-۴)$$

در فاز سوم کلیدهای S_2, S_3, S_5 بسته و بقیه کلیدها باز هستند. در این حالت بار خازن C_1 روی خازن C_2 تخلیه می‌گردد. $(Q_{C1} \rightarrow Q_{C2})$ و ولتاژ خازن C_2 به اندازه $(C_1 V_{C1} / C_2)$ تغییر می‌کند یعنی داریم:

$$V_{C2} = \frac{C_1}{C_2} V_{C1} = \frac{C_1}{C_2} (V_y - V_x) \quad (۸-۴)$$

که در آن:

$$V_x = V_{DD} - \eta V_T \cdot \ln \left(\frac{5 \times 4 \times 3 \times 2 K_{22} \cdot K_{24} \cdot K_{26} \cdot K_{28} \cdot K_{30}}{K_{21} \cdot K_{23} \cdot K_{25} \cdot K_{27} \cdot K_{29}} \right) \quad (۹-۴)$$

$$V_x = V_{DD} - \eta V_T \cdot \ln(m) \quad (۱۰-۴)$$

$$V_y = V_{DD} - \eta V_T \cdot \ln \left(\frac{5 \times 4 \times 3 \times 2 K_{32} \cdot K_{34} \cdot K_{36} \cdot K_{38} \cdot K_{40}}{K_{31} \cdot K_{33} \cdot K_{35} \cdot K_{37} \cdot K_{39}} \right) \quad (۱۱-۴)$$

$$V_y = V_{DD} - \eta V_T \cdot \ln(n) \quad (۱۲-۴)$$

در نتیجه:

$$V_{C1} = V_y - V_x = \Delta V_{CTAT} = \eta V_T \cdot \ln \left(\frac{m}{n} \right) = V_{PTAT} \quad (۱۳-۴)$$

بنابراین ولتاژ مرجع خروجی برابر است با:

$$V_{REF} = V_y + \frac{C_1}{C_2} \Delta V_{CTAT} = V_{CTAT} + \frac{C_1}{C_2} V_{PTAT} \quad (۱۴-۴)$$

$$V_{REF} = V_y + \frac{C_1}{C_2} (V_y - V_x) = V_{DD} - \eta V_T \cdot \ln(n) + \frac{C_1}{C_2} \eta V_T \cdot \ln \left(\frac{m}{n} \right) \quad (۱۵-۴)$$

$$V_{REF} = V_{DD} - \eta V_T \left(\ln(n) - \frac{C_1}{C_2} \ln \left(\frac{m}{n} \right) \right) \quad (۱۶-۴)$$

$$V_{REF} = V_{DD} - \eta \cdot \frac{kT}{q} \left(\ln(n) - \frac{C_1}{C_2} \ln \left(\frac{m}{n} \right) \right) \quad (۱۷-۴)$$

در معادله فوق اگر از تغییرات منبع تغذیه نسبت به دما صرف نظر کنیم، خواهیم داشت:


$$\frac{\partial V_{REF}}{\partial T} = \frac{-\eta \cdot k}{q} \left(\ln(n) - \frac{C_1}{C_2} \ln \left(\frac{m}{n} \right) \right) = 0 \quad (۱۸-۴)$$

$$\frac{C_1}{C_2} = \frac{\ln(n)}{\ln \left(\frac{m}{n} \right)} \quad (۱۹-۴)$$


با توجه به مقادیر W/L در روابط (۹-۴) و (۱۱-۴)، مقادیر $m = 1.06 \times 10^{12}$ و $n = 5 \times 10^{11}$ و

$\ln(m/n) = 0.74$ و $\ln(n) = 26.9$ بدست می‌آید، که مقدار $C_1/C_2 \approx 36$ می‌باشد. با شبیه‌سازی

انجام شده در نرم‌افزار ADS ولتاژ نقاط V_x و V_y و V_z ترسیم شده و در اشکال زیر آمده است.




شکل (۹-۴) ولتاژ نقاط X و Y و Z.



(ب) ولتاژ مرجع

(الف) ولتاژ خروجی آپ - امپ




(ج) ولتاژ مرجع با بزرگنمایی قسمتی از آن

شکل (۱۰-۴) ولتاژ خروجی op-amp و ولتاژ مرجع.

با تحلیل مونت کارلو برای ۶۰۰ نمونه، مقدار میانگین ولتاژ مرجع (μ) برابر ۰/۸۹۹ ولت، و مقدار انحراف

معیار (σ)، ۰/۰۶۲ اندازه گیری شده است. که مقدار $\sigma/\mu = (0.062/0.899) = 6.9\%$ بدست می آید.



شکل (۴-۱۱) نتایج شبیه‌سازی مونت کارلو و هیستوگرام مرجع ولتاژ کلیدخازنی پیشنهادی.

جدول (۴-۱) ابعاد مدار پیشنهادی (الف) مدار مرجع ولتاژ کلیدخازنی شکل (۴-۷).

ترانزیستور	W/L(μm)	ترانزیستور	W/L(μm)	ترانزیستور	W/L(μm)
Mt	120/18	M10,M13,M15,M17,M20 Mb1,Mb2,Mb3,Mb4,Mb5 Mb6	0.22/0.2	M12	1.65/0.5
Ma,Mb	35/0.3	M11,M14,M16,M18,M19	1.5/0.5	M9	7.8/0.5
M1,M2	110/3.5	M21,M23,M25,M27,M29 M31,M33,M35,M37,M39	0.3/0.18	MC1,MC6	0.22/0.25
M3,M4	55/3.5	M22,M24,M26,M28,M30	47/0.3	MC2,MC7	0.22/0.24
M5,M6	11/0.6	M32,M34,M36,M38,M40	42/0.3	MC3,MC8	0.22/0.23
M7,M8	65/3	MC5,MC10	0.22/0.21	MC4,MC9	0.22/0.22
MS1	0.22/0.18	MS2	0.53/0.18	MS3	0.9/0.18
MS4	0.22/2	MS5	1/0.18	*	*

با توجه به شکل (۴-۱۰) در بازه دمایی صفر تا ۹۰ درجه سانتی‌گراد، مقدار ولتاژ خروجی ۱/۸ میلی‌ولت تغییرات دارد. اندازه ضریب دمایی^۱ با توجه به مقدار ولتاژ خروجی ۰/۹ ولتی، بصورت زیر بدست می‌آید.

$$T_C = \frac{1}{V_{out}} \times \frac{\partial V_{out}}{\partial T} \approx \frac{1}{V_{out}} \times \frac{\Delta V_{out}}{\Delta T} = \frac{1}{900} \times \frac{1.8}{90} = 22.2 \text{ ppm}/^\circ\text{C} \quad (۴-۲۰)$$

¹ Temperature coefficient


جدول (۲-۴) مقایسه مدار مرجع ولتاژ پیشنهادی (الف) با کارهای قبل.

نتایج شبیه سازی	[۱۵]	[۳۱]	[۲۹]	[۳۵]	[۳۸]	کار (الف)	واحد
فن آوری	0.18	0.18	0.18	0.09	0.065	0.18	μm
ترانزیستور BJT	دارد	دارد	دارد	دارد	دارد	ندارد	-
بازه دمایی	0 ~ 90	0 ~ 90	0 ~ 90	-	-35 ~ 80	0 ~ 90	$^{\circ}\text{C}$
میانگین ولتاژ مرجع	1317	454	1273	260	423	899	mV
مونت کارلو (σ/μ)	11.39	12.5	12.7	-	-	6.9	%
میانگین ضریب دمایی	11.63	32.3	8.7	136	160	22.2	$\text{ppm}/^{\circ}\text{C}$
جریان کل منبع	200	240	143	22	0.138	103	μA
ولتاژ منبع تغذیه	1.8	1.8	1.8	0.5	0.75	1.8	V

در مقایسه این کار با [۱۵] ضریب دمایی کاهش قابل ملاحظه‌ای یافته است و ترانزیستور BJT حذف، و همه ترانزیستورها از نوع CMOS شده‌اند، که از نظر فن آوری ساخت معمول تر است و جریان بسیار کمتری مصرف می‌کند. ولتاژ مرجع در این پژوهش زیر یک ولت، ولی در [۱۵] بالای یک ولت است.


۲-۴ (ب) مرجع ولتاژ پیشنهادی با ترانزیستور CMOS با هدف حذف آپ‌امپ

در طرح ارائه شده قبلی، به دلیل استفاده از تقویت‌کننده عملیاتی و مدار بایاس آن جریان زیادی مصرف خواهد شد، لذا معرفی مداری که بتواند آپ‌امپ را حذف نماید و بتواند ولتاژ مرجع مناسبی بوجود آورد و در مقابل تغییرات دما پایدار باشد، می‌تواند مفید واقع گردد. شمای کلی این مدار بصورت شکل (۴-۱۲) است:



شکل (۴-۱۲) شمای کلی مدار مرجع ولتاژ بدون آپ‌امپ [۳۹].

چگونگی تولید ولتاژ CTAT در قبل بحث شد، در این بخش به توضیح مدار تولیدکننده ولتاژ PTAT در ناحیه زیرآستانه و مدار متوسط‌گیر ولتاژ پرداخته می‌شود. شکل (۴-۱۳) مدار تولیدکننده ولتاژ PTAT را نشان می‌دهد:




شکل (۴-۱۳) مدار پایه تولیدکننده ولتاژ PTAT زیر آستانه [۳۵].

مدار معرفی شده فوق ولتاژ PTAT را تولید می‌کند و به ولتاژ منبع وابسته نیست. ولتاژ PTAT از اختلاف دو ولتاژ گیت - سورس بدست می‌آید.

$$V_{PTAT} = V_{gs1} - V_{gs2} = \eta V_T \ln \left(\frac{(W/L)_2}{(W/L)_1} \right) = \eta V_T \ln(k) \quad (۴-۲۱)$$

در رابطه فوق k نسبت ابعاد ترانزیستور M_2 به M_1 است و $k > 1$ است. باتوجه به رابطه اخیر ولتاژ PTAT به ولتاژ منبع وابستگی نخواهد داشت [۴۰]. البته ولتاژ خروجی مدار یاد شده کم است و به ولتاژ بالاتری نیازاست، لذا بستن چند مدار بطور کسکید دور از انتظار نیست. برای تولید ولتاژ PTAT به اندازه قابل قبول می‌توان از کسکید کردن چندین طبقه مطابق شکل (۴-۱۴) استفاده نمود.



شکل (۴-۱۴) مدار تولیدکننده ولتاژ PTAT زیر آستانه [۳۷].

در مدار (۴-۱۴) ترانزیستورهای M_{C1} تا M_{C5} بعنوان منابع جریان استفاده شده‌اند و بایستی توجه داشت، که جریان $i_4=2i_5$ و همین‌طور $i_1=5i_5$ می‌باشد. نسبت ابعاد ترانزیستورها K فرض شده است $(W/L=K)$ و برای بدست آوردن ولتاژ خروجی از روابط قبل داریم:

$$V_x = (V_{gs1} - V_{gs2}) + (V_{gs3} - V_{gs4}) + (V_{gs5} - V_{gs6}) + (V_{gs7} - V_{gs8}) + (V_{gs9} - V_{gs10}) \quad (۲۲-۴)$$


$$V_x = V_{PTAT} = \eta V_T \ln \left(\frac{120 K_2 \cdot K_4 \cdot K_6 \cdot K_8 \cdot K_{10}}{K_1 \cdot K_3 \cdot K_5 \cdot K_7 \cdot K_9} \right) = \eta V_T \ln(W) \quad (۲۳-۴)$$

$$V_y = V_{CTAT} = V_{DD} - \eta \cdot V_T \cdot \ln \left(\frac{120 K_{32} \cdot K_{34} \cdot K_{36} \cdot K_{38} \cdot K_{40}}{K_{31} \cdot K_{33} \cdot K_{35} \cdot K_{37} \cdot K_{39}} \right) \quad (۲۴-۴)$$

رابطه (۲۴-۴) جهت تولید ولتاژ CTAT بکار می‌رود که از شکل (۴-۵) و رابطه (۴-۱۱) استفاده شده است.

$$V_y = V_{CTAT} = V_{DD} - \eta \cdot V_T \cdot \ln(Z) \quad (۲۵-۴)$$

نکته حائز اهمیت، شیب ولتاژ PTAT و CTAT است، که بایستی برابر و عکس یکدیگر باشند، به‌طوری که رابطه $(\partial V_{CTAT} / \partial T = -\partial V_{PTAT} / \partial T)$ برقرار باشد. مدار بایاس تولیدکننده ولتاژ PTAT از نوع زیرآستانه می باشد و مانند مدار بایاس تولیدکننده ولتاژ CTAT قبل است. مدار کامل مرجع ولتاژ ارائه شده در شکل (۴-۱۵) نشان داده شده است.



شکل (۴-۱۵) مدار مرجع ولتاژ با ترازیستور CMOS در ناحیه زیرآستانه بدون آپ‌امپ.

در قسمت انتهایی مدار ارائه شده، از دو ترانزیستور NMOS و PMOS استفاده شده است. که

معدل ولتاژهای PTAT و CTAT را گرفته و در خروجی بعنوان ولتاژ مرجع ظاهر می‌سازد. ولتاژ

خروجی از روابط زیر بدست می‌آید:

$$V_{REF} = V_{PTAT} - V_{gsx} = V_{CTAT} - V_{gsy} \quad (۲۶-۴)$$

از طرفی جریان هر دو ترانزیستور با هم برابر است ($I_1 = I_2$). پس روابط زیر را می‌توان نوشت:

$$\frac{1}{2} \beta_1 (V_{gsx} - V_{thx})^2 = \frac{1}{2} \beta_2 (V_{gsy} - V_{thy})^2 \quad (۲۷-۴)$$

$$\sqrt{\frac{\beta_1}{\beta_2}} (V_{gsx} - V_{thx}) = -(V_{gsy} - V_{thy}) \quad (۲۸-۴)$$

$$V_{REF} = \frac{(\sqrt{\beta_x / \beta_y}) V_{PTAT} + V_{CTAT} - [(\sqrt{\beta_x / \beta_y}) V_{thx} + V_{thy}]}{1 + \sqrt{\beta_x / \beta_y}} \quad (۲۹-۴)$$

در رابطه فوق $\beta = \mu C_{ox}(W/L)$ است که مقدار μ برای NMOS و PMOS متفاوت می‌باشد، که


می‌توان با انتخاب درست W/L ، مقدار β_x را با β_y برابر نمود و اگر ولتاژ آستانه هر دو ترانزیستور برابر

باشند، طبق روابط زیر ولتاژ خروجی معدل ولتاژهای CTAT و PTAT خواهد بود.

$$V_{REF} = \frac{V_{PTAT} + V_{CTAT}}{2} \quad (۳۰-۴)$$


نتایج شبیه‌سازی ولتاژ PTAT، ولتاژ CTAT و ولتاژ خروجی مرجع نسبت به دما در شکل

(۱۶-۴) نشان داده شده است.




شکل (۱۶-۴) تغییرات ولتاژ PTAT و CTAT و ولتاژ مرجع.

با توجه به شکل (۴-۱۶) $\partial V_{CTAT} / \partial T = (0.5 - 0.72) / 90 = -2.4 \text{ mV} / ^\circ\text{C}$ بدست می‌آید. و تغییرات ولتاژ PTAT نسبت به دما، $\partial V_{PTAT} / \partial T = (1 - 0.78) / 90 = 2.4 \text{ mV} / ^\circ\text{C}$ نشان داده شده است. بنابراین اگر بتواند مدار نهایی معدل این دو ولتاژ را ایجاد کند، ولتاژ خروجی نسبت به دما تغییراتی نخواهد داشت. با شبیه‌سازی انجام شده تغییرات ولتاژ خروجی طبق شکل (۴-۱۶) بسیار کم است. اشکال (۴-۱۷) و (۴-۱۸) تغییرات ولتاژ خروجی در دماهای صفر تا ۹۰ درجه سانتی‌گراد را نشان می‌دهد.



شکل (۴-۱۷) تغییرات ولتاژهای PTAT و CTAT و ولتاژ مرجع، نسبت به دما در زمان ۱۰۰ میکروثانیه.




شکل (۴-۱۸) ولتاژ خروجی مدار مرجع ولتاژ بدون آپ‌امپ.

در این شبیه‌سازی، تغییرات دما، صفر تا ۹۰ درجه سانتی‌گراد در نظر گرفته شده و مدار در زمان ۱۰۰ میکروثانیه مورد بررسی قرار گرفته است. نتیجه اینکه تغییرات ولتاژ مرجع، ناچیز و بیشترین مقدار آن ۷۴۸/۳ میلی‌ولت و کمترین مقدار آن ۷۴۵/۱ میلی‌ولت اندازه‌گیری شده است. اندازه ضریب دمایی با توجه به مقدار ولتاژ خروجی ۰/۷۴۵ ولت، و تغییرات ۲/۵ میلی‌ولت، بصورت زیر بدست می‌آید.

$$T_C = \frac{1}{V_{out}} \times \frac{\partial V_{out}}{\partial T} \approx \frac{1}{V_{out}} \times \frac{\Delta V_{out}}{\Delta T} = \frac{1}{745} \times \frac{2/5}{90} = 37.28 \text{ ppm}/^\circ\text{C} \quad (۳۱-۴)$$

با توجه به روابط (۲۳-۴) و (۲۵-۴) و (۲۹-۴) با انتخاب مناسب W/L ترانزیستورهای مدارهای PTAT, CTAT، آزادی عمل برای تنظیم ولتاژ مرجع روی مقدار دلخواه وجود خواهد داشت. چون در این مدار از تقویت‌کننده عملیاتی استفاده نشده، جریان مصرفی مدار به‌نحو قابل ملاحظه‌ای کاهش یافته است. در دمای اتاق جریان مصرفی مدار حدود ۳۴۵ نانوامپر می‌باشد و توان مصرفی مدار با توجه به منبع ۱/۸ ولتی حدود ۶۲۱ نانوات است. با تحلیل مونت‌کارلو برای ۳۰۰ نمونه، مقدار میانگین ولتاژ خروجی (μ) برابر ۷۴۵ میلی‌ولت و مقدار انحراف معیار (σ) برابر ۰/۰۰۰۹۵ اندازه‌گیری شده است و مقدار $\sigma/\mu = 0.00095/0.745 = 0.12\%$ می‌باشد. شکل (۱۹-۴) نتایج شبیه‌سازی مونت‌کارلو را نشان می‌دهد.



شکل (۱۹-۴) نتایج شبیه‌سازی مونت کارلو و هیستوگرام مرجع ولتاژ بدون آپ‌امپ.

جدول (۴-۳) ابعاد مدار پیشنهادی مرجع ولتاژ با هدف حذف آپامپ شکل (۴-۱۵).

ترانزیستور	W/L(μm)	ترانزیستور	W/L(μm)
MC6	0.22/0.26	Mb1,Mb2,Mb3,Mb4,Mb5,Mb6	0.22/0.2
MC7	0.22/0.24	M1,M3,M5,M7,M9	0.29/0.18
MC8	0.22/0.23	M31,M33,M35,M37,M39	0.3/0.18
MC9	0.22/0.22	M32,M34,M36,M38,M40	47/0.3
MC10	0.22/0.21	M2,M4,M6,M8,M10	30/0.22
Mx	0.22/0.48	MC1,MC2,MC3,MC4,MC5	0.45/0.2
My	3.0/0.2	*	*

جدول (۴-۴) مقایسه مدار مرجع ولتاژ پیشنهادی (الف) و (ب) با هم و کارهای قبل.

نتایج شبیه سازی	[۱۵]	[۲۹]	[۳۱]	کار الف)	کار ب)	واحد
فن آوری	۰/۱۸	۰/۱۸	۰/۱۸	۰/۱۸	۰/۱۸	μm
ترانزیستور BJT	دارد	دارد	دارد	ندارد	ندارد	-
بازه دمایی	۹۰ ~ ۰	۹۰ ~ ۰	۹۰ ~ ۰	۹۰ ~ ۰	۹۰ ~ ۰	$^{\circ}\text{C}$
میانگین ولتاژ مرجع	۱۳۱۷	۱۲۷۳	۴۵۴	۸۹۹	۷۴۵	mV
مونت کارلو (σ/μ)	۱۱/۳۹	۱۲/۷	۱۲/۵	۶/۹	۰/۱۲	%
میانگین ضریب دمایی	۱۱/۶۳	۸/۷	۳۲/۳	۲۲/۲	۳۷/۲۸	ppm/ $^{\circ}\text{C}$
جریان کل منبع	۲۰۰	۱۴۳	۲۴۰	۱۰۳	۰/۳۴۵	μA
ولتاژ منبع تغذیه	۱/۸	۱/۸	۱/۸	۱/۸	۱/۸	V

۴-۴ نتیجه گیری

در این بخش دو مدار مرجع ولتاژ معرفی شده است. مدار نخست شامل مولدهای ولتاژ PTAT و CTAT، مدار بایاس این مولدها، مدار آپامپ و مدار بایاس آن می باشد. مدار دوم شبیه مدار اول بوده ولی در قسمت هایی تغییرات اساسی دارد. حذف آپامپ و مدار بایاس آن و همچنین حذف شبکه کلیدخازنی از تغییرات عمده طرح دوم است، که باعث مزایایی در طرح دوم شده است. نداشتن ترانزیستور BJT در هر دو طرح و استفاده از ترانزیستورهای CMOS فن آوری ساخت را آسان تر می کند و جریان مصرفی را در هر دو طرح کاهش می دهد. از خصوصیات هر دو طرح امکان ساخت ولتاژ مرجع زیر یک ولت است، که کارایی بهتری خواهد داشت. از مزایای هر دو طرح، تنظیم ولتاژ خروجی با W/L ترانزیستورهای مدار PTAT و CTAT است و به مقدار دلخواه قابل تنظیم است و محدودیت های تنظیم ولتاژ خروجی را ندارد.

مدار مرجع نخست، دو نوع ولتاژ CTAT با ساختار CMOS در ناحیه زیرآستانه می‌سازد که تغییرات آن‌ها نسبت به دما مشابه یکدیگرند و اختلاف این دو ولتاژ همیشه مقداری ثابت است و با توجه به شبکه کلیدخازنی و مدار آپامپ می‌تواند تغییرات ولتاژ ورودی نسبت به دما را کاهش داده و در خروجی به مقدار زیر ۱ ولت ظاهر نماید. از خصوصیات این مدار نسبت به مدارهای ارائه شده قبلی، حذف ترانزیستور BJT جهت ساخت ولتاژ CTAT است و به گونه‌ای دیگر این ولتاژ ساخته شده است، که کاهش قابل ملاحظه‌ای در جریان مصرفی مدار خواهد داشت. از نکات برجسته این طرح، ساخت ولتاژ CTAT به مقدار دلخواه است و با انتخاب درست نسبت W/L ترانزیستورهای مدار CTAT می‌توان به آن دست‌یافت. در حالی که در مدارهای قبل، ولتاژ پیوند p-n، تعیین‌کننده ولتاژ CTAT می‌باشد و مقدار آن قابل تغییر نخواهد بود.

مدار مرجع ولتاژ ارائه شده دوم دارای چهار قسمت می‌باشد که عبارتند از: تولیدکننده ولتاژ PTAT و CTAT و مدار بایاس زیرآستانه و مدار متوسط‌گیر. تمامی ترانزیستورها در ناحیه زیرآستانه کار می‌کنند، به همین خاطر جریان کمی مصرف می‌کنند، از نوآوری‌های این طرح نداشتن شبکه کلید خازنی، نداشتن آپامپ و مداربایاس آن نسبت به طرح نخست است، این عوامل جریان مصرفی را بازهم نسبت به قبل، خیلی کاهش می‌دهد. در این مدار جریان به ۳۴۵ نانوآمپر رسیده است، که نسبت به مدار اول، کاهش بسیار چشم‌گیری دارد، مدار PTAT نیز حساسیت زیادی به ولتاژ منبع ندارد.

در طرح دوم، ولتاژ آستانه (V_{th}) ترانزیستورهای مدار متوسط‌کننده ولتاژ، به دما وابسته است، که کمی کار را برای معدل‌گیری ولتاژ نهایی مشکل می‌کند و در انتخاب مقادیر W/L این ترانزیستورها ملاحظات زیادی اتخاذ گردد. البته حتی اگر V_{th} دو ترانزیستور متوسط‌گیر با هم برابر نباشند و به دما وابسته باشند، با در نظر گرفتن ضریب حرارتی آن‌ها می‌توان با تنظیم W/L ترانزیستورها اثر حرارتی آن‌ها را نیز خنثی نمود.

فصل ۵

نتیجه‌گیری و ارائه

پیشنهادات

۵-۱ نتیجه‌گیری

در این پایان‌نامه روی دو مرجع ولتاژ کار شده است. که در هر دو طرح سعی شده است مصرف جریان، کاهش قابل توجهی پیدا کند و به گونه‌ای جدید ولتاژ مرجع مستقل از دما ساخته شود. از جمله نوآوری‌هایی که در این پژوهش به آن پرداخته شد، حذف ترانزیستور BJT و بکارگیری ترانزیستور CMOS در هر دو طرح جهت تولید ولتاژ CTAT است. ترانزیستور BJT مذکور، برای تولید ولتاژ CTAT، حدود چند ده میکروآمپر جریان مصرف می‌کند (مدار معرفی شده در [۳۸])، در حالی که با مدار تولیدکننده ولتاژ CTAT، با استفاده از ترانزیستورهای CMOS در ناحیه زیرآستانه، جریان مصرفی به حدود ۱۵۰ نانوامپر خواهد رسید، که تغییرات قابل توجهی در مصرف انرژی است. از دیگر نوآوری‌های این طرح می‌توان به تولید ولتاژ مرجع زیر یک ولت اشاره کرد. با توجه به رابطه (۴-۱۶) برای ساخت ولتاژ مرجع دلخواه (زیر یک ولت)، نسبت m و n که هرکدام به نسبت ابعاد ترانزیستورهای مدارهای تولیدکننده ولتاژ CTAT وابسته هستند را تغییر داد. یعنی با تغییرات W/L می‌توان به ولتاژ دلخواه زیر یک ولت رسید. در حالی که در مراجع ولتاژ قبلی، چون از ولتاژ پیوند بیس - امیتر استفاده می‌شد، ولتاژ نهایی به زیر یک ولت نمی‌رسید.

در طرح نخست استفاده از آپامپ و مدار بایاس آن، جریان زیادی مصرف می‌نمودند که در طرح دوم این مشکل با حذف تقویت‌کننده عملیاتی و مدار بایاس آن مرتفع گردیده است و در طرح دوم با حذف مدار آپامپ و استفاده از ساختار جدید، ولتاژ نهایی مستقل از دما ساخته خواهد شد. در طرح پیشنهادی اخیر در انتهای مدار از یک ترانزیستور NMOS و PMOS با ساختاری جدید، به شکلی استفاده شده است که می‌توان با انتخاب درست W/L آن‌ها، معدل ولتاژ PTAT و CTAT اعمالی به آن را بدست آورد و در خروجی، ولتاژ مستقل از دما را حاصل نمود.

۵-۲ ارائه پیشنهادات

این پایان‌نامه شامل دو طرح پیشنهادی است.

الف) مدار مرجع ولتاژ با شبکه کلیدخازنی

ب) مدار مرجع ولتاژ بدون شبکه کلیدخازنی و بدون آپامپ

طرح (الف) شامل سه بخش اساسی بصورت ذیل است، که هر کدام، قسمتی از جریان کل را مصرف می‌کنند.

(۱) تقویت‌کننده عملیاتی با مدار بایاس آن

(۲) تولیدکننده‌های ولتاژ CTAT

(۳) مدار بایاس تولیدکننده‌های ولتاژ CTAT

(۴) مدار کلیدخازنی


قسمت اعظم جریان مصرفی کل مدار، مربوط به تقویت‌کننده عملیاتی با مدار بایاس آن است. که جریانی حدود ۱۰۰ میکروآمپر مصرف می‌کنند. در حالی که مدار بایاس تولیدکننده‌های ولتاژ CTAT و مدار بایاس آن‌ها، چون در ناحیه زیرآستانه کار می‌کنند، جریان خیلی کم، در حدود ۱۵۰ نانوامپر مصرف می‌کنند. مدار کلیدخازنی نیز جریان قابل توجهی مصرف نمی‌کند. از نقاط ضعف این طرح می‌توان به موارد زیر اشاره کرد که به‌علت کمبود وقت به آن‌ها پرداخته نشد و برای کارهای آینده، پیشنهاد می‌گردد.

مصرف جریان تقویت‌کننده عملیاتی با مدار بایاس آن زیاد است، که با بکارگیری تقویت‌کننده عملیاتی در ناحیه زیرآستانه این مشکل برطرف خواهد شد.

این مدار به تغییرات ولتاژ منبع وابسته است و با استفاده از مدار شکل (۵-۱) به عنوان مولد CTAT این وابستگی نیز از بین خواهد رفت، ترانزیستور M_1 از نوع ولتاژ آستانه بالا^۱ و ترانزیستور M_2 نوع ولتاژ آستانه پایین^۲ می‌باشند.

^۱ High threshold

^۲ Low threshold



شکل (۵-۱) تولید ولتاژ CTAT عدم وابسته به ولتاژ منبع [۳۹].

مدار دیگری که برای ساخت ولتاژ CTAT مستقل از ولتاژ ورودی پیشنهاد می‌شود استفاده از دو مدار PTAT در ناحیه زیر آستانه است. به گونه‌ای که تغییرات ولتاژ هر دو مدار نسبت به دما یکسان بوده ولی اختلاف ولتاژ آن‌ها همیشه مقداری ثابت و برابر $(V_T \cdot \ln(2))$ باشد.

طرح (ب) شامل مدارهای تولیدکننده ولتاژ PTAT و CTAT و مدار ترکیب‌کننده این دو ولتاژ است، به طوری که معدل این دو ولتاژ را در خروجی ظاهر می‌سازد. از نقاط قوت طرح، حذف تقویت‌کننده عملیاتی و مدار بایاس آن است، که باعث کاهش بسیار چشم‌گیر در مصرف جریان مدار شده است و همچنین حذف ترانزیستور BJT، که فرآیند ساخت را آسان‌تر می‌کند.

منابع

- [1] K. E. Kuijk, "A precision reference voltage source," *IEEE J. Solid-State Circuits*, vol. SC-8, pp. 222-226, June 1973.
- [2] B. S. Song and P. R. Gray, "A precision curvature-compensated CMOS bandgap reference," *IEEE J. Solid-State Circuits*, vol. SC-18, pp. 634-643, Dec. 1983.
- [3] DEVICES, A. ADuCRF101: Precision analog microcontroller arm cortex m3 with rf transceiver. Data Sheet, [S.l.], 2013.
- [4] R. J. Widlar, "New developments in IC voltage regulators," *IEEE J. Solid-State Circuits*, vol. SC-6, pp. 2-7, Feb. 1971.
- [5] G. C. M. Meijer, P. C. Schmafe and K. van Zalinge, "A new curvature-corrected bandgap reference," *IEEE J. Solid-State Circuits*, vol. SC-17, p. 1139-1143, Dec. 1982.
- [6] K. N. Leung, P. Mok, and C. Y. Leung, "A 2-v 23- μ A 5.3-ppm/ $^{\circ}$ deg 4th-order curvature-compensated CMOS bandgap reference," in *Custom Integrated Circuits Conference. Proceedings of the IEEE*, pp. 457 – 460, 2002.
- [7] C. Y. Leung, K. N. Leung, and P. Mok, "Design of a 1.5-v highorder curvature-compensated CMOS bandgap reference," in *Circuits and Systems. ISCAS'04. Proceedings of the 2004 International Symposium on*, vol. 1, pp. 48-52, May 2004.
- [8] A. P. Brokaw, "A simple three-terminal bandgap reference," *IEEE J. Solid-State Circuits*, vol. SC-9, pp. 288-393, Dec. 1974.
- [9] V. Gupta, "An accurate, trimless, high PSRR, low-voltage, CMOS bandgap reference IC," Ph.D. Dissertation, Georgia Tech, Atlanta, 2007.
- [10] OSCAR ELISIO MATTIA NETO, NanoWatt Resistorless CMOS Voltage References for Sub-1 V Applications, master thesis, Advisor: Hamilton Klimach; Coadvisor: Sergio Bampi, UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL, Brasil, 2014.
- [11] R. P. Baker, J. Nagy, and Jr., "An investigation of long-term stability of Zener voltage reference," *IRE Trans. Instrum.*, vol. I-9, pp. 226-231, Sept. 1960.
- [12] R. Paul and A. Patra, "Trimming process and temperature variation in second-order bandgap voltage reference circuits," *Microelectronics Journal*, vol. 42, no. 2, pp. 271 – 276, 2011.

- [13] Razavi B, "Design of analog CMOS integrated circuits." New York: McGraw Hill, 2001.
- [14] V. Gupta and G. Rincon-Mora, "Predicting and designing for the impact of process variations and mismatch on the trim range and yield of bandgap references," in *Quality of Electronic Design. ISQED 2005. Sixth International Symposium on*, pp. 503 – 508, March 2005.
- [15] KLIMACH, H. et al. "Resistorless switched-capacitor bandgap voltage reference with low sensitivity to process variations." *Electronics Letters*, [S.l.], v.49, n.23, p.1448–1449, 2013.
- [16] MATTIA, O. E., KLIMACH, H. and BAMPI, "0.7 V Supply, 8 nW, 8 ppm/C Resistorless Sub-Bandgap Voltage Reference." In: *CIRCUITS AND SYSTEMS (MWSCAS), 2014, IEEE 57TH MIDWEST SYMPOSIUM ON*, 2014.
- [17] S. M. Sze, *Physics of Semiconductor Devices*. New York: Wiley, pp. 27, 39, 41, 269, 1969.
- [18] LEUNG, K. N., MOK and P. "A CMOS voltage reference based on weighted Delta; VGS for CMOS low-dropout linear regulators. " *Solid-State Circuits, IEEE Journal of*, v.38, n.1, p.146–150, Jan 2003.
- [19] TSIVIDIS, Y.; ULMER, R. "A CMOS voltage reference." *Solid-State Circuits, IEEE Journal of*, [S.l.], v.13, n.6, p.774–778, 1978.
- [20] VITTOZ, E.; NEYROUD, O. "A low-voltage CMOS bandgap reference. " *Solid-State Circuits, IEEE Journal of*, [S.l.], v.14, n.3, p.573–579, 1979.
- [21] MEIJER, G.; SCHMALE, P. C.; VAN ZALINGE, K. "A new curvature-corrected bandgap reference." *Solid-State Circuits, IEEE Journal of*, [S.l.], v.17, n.6, p.1139–1143, 1982.
- [22] Mattia, O. E.; Klimach, H.; Bampi, S. "0.9 V, 5 nW, 9 ppm/°C resistorless subband gap voltage reference in 0.18um CMOS". In: *Circuits and Systems (Lascas), IEEE 5th Latin American Symposium On. Anais.* pp. 1–4, 2014.
- [23] A. Lahiri and N. Agarwal, "Design of sub-1-v CMOS bandgap reference circuit using only one bjt," *Analog Integrated Circuits and Signal Processing*, vol. 71, pp. 359–369, 2012.
- [24] Gregorie B R. "A compact switched-capacitor regulated charge pump power supply," *IEEE J Solid-State Circuits*, Vol 41, pp. 263-267, 2006.

- [25] Gilbert B, Shu S. “Switching bandgap voltage reference.” USA Patent, 5563504, 1996.
- [26] Gregorie B R. “Switched capacitor voltage reference circuits using transconductance circuit to generate reference voltage.” USA Patent, 6819163, 2004.
- [27] R. Paul and A. Patra, “Trimming process and temperature variation in second-order bandgap voltage reference circuits,” *Microelectronics Journal*, vol. 42, no. 2, pp. 271 – 276, 2011.
- [28] H. Klimach, M. F. C. Monteiro, A. L. T. Costa and S. Bampi, “A resistorless switched bandgap reference topology,” *Circuits and Systems (LASCAS), IEEE Fourth Latin American Symposium on*, Cusco, pp. 1-4, 2013.
- [29] H. Klimach, A. L. T. Costa, M. F. C. Monteiro and S. Bampi, “A resistorless switched bandgap voltage reference with offset cancellation, ” *Integrated Circuits and Systems Design (SBCCI), 26th Symposium on*, Curitiba, pp. 1-5, 2013.
- [30] AITA, A. et al, “Low-Power CMOS Smart Temperature Sensor With a Batch-Calibrated, Inaccuracy of $\pm 0.25^{\circ}\text{C}$ ($\pm 3^{\circ}\text{C}$) From -70°C to 130°C .” *Sensors Journal, IEEE*, v.13, n.5, p.1840–1848, May 2013.
- [31] S. Chen and B. J. Blalock, “Switched capacitor bandgap voltage reference for sub-1-V operation,” *IEICE Electronics Express*, vol. 3, no. 24, pp. 529-533, 2006
- [32] A. Buck, C. McDonald, S. Lewis, and T. Viswanathan, “A cmos bandgap reference without resistors,” *Solid-State Circuits, IEEE Journal of*, vol. 37, no. 1, pp. 81 –83, jan 2002.
- [33] H. Banba, H. Shiga, A. Umezawa, T. Miyaba, T. Tanzawa, S. Atsumi, and K. Sakui, “A cmos bandgap reference circuit with sub-1-v operation,” *Solid-State Circuits, IEEE Journal of*, vol. 34, no. 5, pp. 670–674, 1999.
- [34] H. Wang and Q. Ye, “0.5-v operational transconductance amplifier for CMOS bandgap reference application,” in *Solid-State and Integrated Circuit Technology, 2006. ICSICT '06. 8th International Conference on*, pp. 1705–1707, 2006.
- [35] S. Gambini and J. Rabaey, “Low-power successive approximation converter with 0.5 v supply in 90 nm cmos,” *Solid-State Circuits, IEEE Journal of*, vol. 42, no. 11, pp. 2348–2356, 2007.

- [36] W. Biederman, D. Yeager, E. Alon, and J. Rabaey, "A CMOS switchedcapacitor fractional bandgap reference," in *Custom Integrated Circuits Conference (CICC), IEEE*, pp. 1–4, 2012.
- [37] De Vita G, Iannaccone G. "Ultra low power series voltage regulator for passive RFID transponders with subthreshold logic." *Electron Lett*, 42(23):1350–1351, 2006.
- [38] W. Biederman, D. Yeager, E. Alon, and J. Rabaey, "A CMOS switched-capacitor fractional bandgap reference," *Custom Integrated Circuits Conference (CICC), 2012 IEEE* , vol., no., pp.1,4, 9-12 Sept. 2012.
- [39] A. A. and M. S. Baghini, "A Sub-1V 32nA Process, Voltage and Temperature Invariant Voltage Reference Circuit," *26th International Conference on VLSI Design and 2013 12th International Conference on Embedded Systems*, Pune, pp. 136-141, 2013.
- [40] Mohammad Reza Salehi, Rezvan Dastanian, Ebrahim Abiri, Sajad Nejadhasan, "A 147 μ W, 0.8 V and 7.5 (mV/V) LIR regulator for UHF RFID application," *AEU - International Journal of Electronics and Communications*, Volume 69, Issue 1, Pages 133-140, January 2015.
- [41] M. Wiessflecker, G. Hofer, G. Holweg, H. Reinisch and W. Pribyl, "A sub 1V self clocked switched capacitor bandgap reference with a current consumption of 180nA," *Circuits and Systems (ISCAS), 2012 IEEE International Symposium on* , vol., no.,pp.2841,2844, 20-23 May 2012

Abstract

In this study, two resistorless CMOS voltage reference circuits proposed that both circuit structures are based on PTAT and CTAT in sub-threshold region.

In the proposed structures instead of bipolar transistor the CMOS transistors subthreshold region are used for making CTAT voltage.

Using CMOS transistors in subthreshold result in decreasing power consumption. In the first proposed circuit, for PTAT voltage generation two CTAT are used that difference of them makes PTAT voltage.

The folded cascode opamp structure (because of its high gain) is used to increase the output voltage accuracy. The proposed circuit generates 0.9V output reference in three switching steps. The circuit dependency to temperature is so very low and its temperature coefficient is 22 ppm for 0 to 90°. It should be noted that, the proposed circuits are designed based on 0.18 μm CMOS technology and simulated by ADS software. Monte Carlo analysis also shows the average value of the reference voltage (μ) is about 0.9V, its standard deviation is about 0.062 and thus $\sigma/\mu = 6.9\%$.

In the second proposed circuit opamp is removed, PTAT and CTAT voltage are made separately, and a circuit is added at the final step to combine the CTAT and PTAT voltages. All of these changes decrease circuit current consumption significantly to about 345nA.

The output voltage of this circuit is about 745mV and its temperature coefficient is 38.28 ppm for 0 to 90°.

Using Monte Carlo analysis, the average value of the reference voltage is about 0.745volts, the output standard deviation is 0.00095 and thus $\sigma/\mu = 0.12\%$.

In both proposed structures, the reference output voltage can be changed by changing the dimension of transistor and also other circuit component parameters.

Keywords: Band gap, PTAT, CTAT, CMOS, Monte Carlo analysis, Voltage reference



Shahrood University of Technology

Faculty of Electrical Engineering

MSc thesis in Electronic

Design and simulation of a resistorless reference voltage circuit

using CMOS technology

By: Abed Esmaili

Supervisor:

Dr. Emad Ebrahimi

Summer 2016