





طراحی کامپیوتری سیستم های دیجیتال

فرهادی

پاییز ۹۶

● منبع اصلی درس:

طراحی خودکار مدارهای دیجیتال با
FPGA

و

زبان توصیف سخت افزار VHDL

● مولف: دکتر حسن سیدرضی

● انتشارات: ناقوس

– زمان بندی

طول ترم: ۱۶ هفته 

تعطیلات: -- جلسه 







تعداد جلسات: ۲۴ جلسه 

– نحوه ارتباط

سایت دانشگاه  www.Shahroodut.ac.ir

email: mfarhadi@shahroodut.ac.ir 

– نحوه ارزیابی

۲۰٪ (دوره‌ای)	تمرین 
+۵٪	کوئیز 
۲۰٪ (۱۵ اسفند)	میان ترم ۱ 
۲۰٪ (۱۳ اردیبهشت)	میان ترم ۲ 
۴۰٪ (تقویم آموزشی)	پایان ترم 
+۱۵٪	پروژه 

شرط محاسبه نمرات امتیازی کسب حداقل ۴۰٪ از مجموع میان ترم و پایان ترم است.









فهرست مطالب

- یادآوری مدار منطقی
- مقدمه
- انواع مدارهای منطقی برنامه پذیر PLA و PAL
- سوئیچ های قابل برنامه ریزی CPLD و FPGA
- ساختار FPGA
- روش طراحی سیستم های دیجیتال با FPGA
- زبان توصیف سخت افزار VHDL
- بلوک پایه یک طرح دیجیتال
- سیگنال
- نکات عمومی
- مقدار اولیه دادن به سیگنال
- نوع های سیگنال
- عملگرها
- روش های مدلسازی مدارهای دیجیتال
- مدل کردن تأخیر
- حلقه
- پروسس
- طراحی سلسله مراتبی
- برنامه تست مدارهای دیجیتال
- تعریف نوع آرایه و رکورد برای سیگنال
- برنامه های فرعی، توابع و پکیج ها

یادآوری مدار منطقی

- گیت‌های منطقی
- ساده سازی سطح گیت
- مدارهای ترکیبی
- مدارهای ترتیبی

– سمبولهای استاندارد گیتی

Name	Graphic symbol	Algebraic function	Truth table															
AND		$F = xy$	<table border="1"> <thead> <tr> <th>x</th> <th>y</th> <th>F</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>1</td></tr> </tbody> </table>	x	y	F	0	0	0	0	1	0	1	0	0	1	1	1
x	y	F																
0	0	0																
0	1	0																
1	0	0																
1	1	1																
OR		$F = x + y$	<table border="1"> <thead> <tr> <th>x</th> <th>y</th> <th>F</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>1</td></tr> </tbody> </table>	x	y	F	0	0	0	0	1	1	1	0	1	1	1	1
x	y	F																
0	0	0																
0	1	1																
1	0	1																
1	1	1																
Inverter		$F = x'$	<table border="1"> <thead> <tr> <th>x</th> <th>F</th> </tr> </thead> <tbody> <tr><td>0</td><td>1</td></tr> <tr><td>1</td><td>0</td></tr> </tbody> </table>	x	F	0	1	1	0									
x	F																	
0	1																	
1	0																	
Buffer		$F = x$	<table border="1"> <thead> <tr> <th>x</th> <th>F</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td></tr> <tr><td>1</td><td>1</td></tr> </tbody> </table>	x	F	0	0	1	1									
x	F																	
0	0																	
1	1																	
NAND		$F = (xy)'$	<table border="1"> <thead> <tr> <th>x</th> <th>y</th> <th>F</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>0</td></tr> </tbody> </table>	x	y	F	0	0	1	0	1	1	1	0	1	1	1	0
x	y	F																
0	0	1																
0	1	1																
1	0	1																
1	1	0																
NOR		$F = (x + y)'$	<table border="1"> <thead> <tr> <th>x</th> <th>y</th> <th>F</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>0</td></tr> </tbody> </table>	x	y	F	0	0	1	0	1	0	1	0	0	1	1	0
x	y	F																
0	0	1																
0	1	0																
1	0	0																
1	1	0																
Exclusive-OR (XOR)		$F = xy' + x'y$ $= x \oplus y$	<table border="1"> <thead> <tr> <th>x</th> <th>y</th> <th>F</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>0</td></tr> </tbody> </table>	x	y	F	0	0	0	0	1	1	1	0	1	1	1	0
x	y	F																
0	0	0																
0	1	1																
1	0	1																
1	1	0																
Exclusive-NOR or equivalence		$F = xy + x'y'$ $= (x \oplus y)'$	<table border="1"> <thead> <tr> <th>x</th> <th>y</th> <th>F</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>1</td></tr> </tbody> </table>	x	y	F	0	0	1	0	1	0	1	0	0	1	1	1
x	y	F																
0	0	1																
0	1	0																
1	0	0																
1	1	1																

جدول درستی 

سمبل استاندارد گیت 

عملیات منطقی 

Multiple یا Single input 

– مشخصات جدول کارنو

□ هر تابع بولی را می توان بصورت مجموعی از مینترمها نشان داد. جدول کارنو از مربع هایی تشکیل شده است که هر مربع، نشان دهنده یک مینترم است.

□ سطرها و ستونهای این جدول به روش **کد گری**، کدگذاری می گردند.

□ هر دومربع همسایه فقط در یک متغیر با هم اختلاف دارند. لذا می توان با توجه به خواص جبر بول، مجموع آنها را ساده کرد. (متغیر مشترک را حذف نمود)


□ خانه هایی از جدول که **مقدار تابع در آنها برابر با یک** می باشد را مشخص می کنیم.

□ بطور کلی برای توابع با **n متغیر**، جدول کارنو دارای 2^n خانه است.

جدول کارنو سه متغیره

□ برای سه متغیر، هشت مینترم وجود دارد و بنابراین جدول کارنو باید هشت خانه داشته باشد.

$F(x,y,z)$




Three-variable map

همسایگی (Adjacency) در جدول کارنا

□ به مربع (خانه هایی) که در کنار هم قرار گرفته اند، همسایه می گویند. هر خانه جدول با خانه مجاور خود تنها در یک لیترال تفاوت دارد.


□ علاوه بر مربع های همجوار ظاهری، خانه های لبه بالا و پایین و نیز لبه چپ و راست هم مجاور یکدیگر هستند، اگرچه در کنار یکدیگر قرار ندارند.



همسایگی (Adjacency) در جدول کارنا

WX \ YZ		Y			
		00	01	11	10
W	00	0	1	3	2
	01	4	5	7	6
	11	12	13	15	14
	10	8	9	11	10

Diagram illustrating the adjacency in a 4x4 Karnaugh map. The map is labeled with WX (rows) and YZ (columns). The cells are numbered 0 through 15. The map is divided into four quadrants by a vertical line (labeled X) and a horizontal line (labeled Z). The numbers in the cells are: 0, 1, 3, 2 (top row); 4, 5, 7, 6 (second row); 12, 13, 15, 14 (third row); 8, 9, 11, 10 (bottom row).



$$F(A, B, C, D) = \Sigma(0, 1, 2, 5, 8, 9, 10)$$

POS و SOP –

CD		C			
		00	01	11	10
AB	00	1	1	0	1
	01	0	1	0	0
	11	0	0	0	0
	10	1	1	0	1


D

□ یک ها را ترکیب می کنیم:


$$F = B'D' + B'C' + A'C'D$$

□ صفرها را ترکیب می کنیم:

$$F' = AB + CD + BD'$$




$$F = B'D' + B'C' + A'C'D$$



$$F = (A' + B')(C' + D')(B' + D)$$

مدار نیم جمع کننده



(ب) دیاگرام منطقی


x	y	C	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

(الف) جدول درستی

مدار تفریق کننده ناقص



- B : مقداری که از مرتبه بالا قرض گرفته می شود.
- D : حاصل تفریق

X	Y	B	D
0	0	0	0
0	1	1	1
1	0	0	1
1	1	0	0




جمع کننده کامل

X	Y	Z	C	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1



$$S = x'y'z + x'yz' + xy'z' + xyz$$




$$S = xy + xz + yz$$

$$= xy + xy'z + x'yz$$


جمع کننده کامل

X	Y	Z	C	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

$$\begin{aligned}C_{out} &= \Sigma m(3,5,6,7) \\ &= X' Y C_{in} + X Y' C_{in} + X Y C_{in}' + X Y C_{in} \\ &= (X' Y + X Y') C_{in} + XY(C_{in}' + C_{in}) \\ &= (X \oplus Y) C_{in} + XY\end{aligned}$$




طراحی مدار تمام جمع کننده با نیم جمع کننده



جمع کننده ۴ بیتی

- با قرار دادن ۴ full adder به دنبال هم همانند شکل زیر می توان یک full adder چهار بیتی طراحی کرد.




– ساخت یک جمع کننده ۸ بیتی توسط جمع کننده های ۴ بیتی


□ روش ساخت جمع کننده های ۸ بیتی با استفاده از جمع کننده های ۴ بیتی به صورت زیر است:

□ رقم نقلی ورودی $C_{in}=0$ قرار داده می شود.

□ C_{out} مربوط به جمع کننده ۴ بیت کم ارزشتر وارد C_{in} جمع کننده ۴-بیت با ارزش بالاتر می شود.




جمع کننده /تفریق کننده ۴ بیتی



$$V = C_3 \oplus C_4$$

مقایسه کننده تک بیتی


A	B	F ₁ A < B	F ₂ A = B	F ₃ A > B
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1
1	1	0	1	0




$$F_L = \bar{A}B$$

$$F_E = \bar{A}\bar{B} + AB$$


$$F_H = A\bar{B}$$



Binary 2-to-4 decoder




<i>Inputs</i>			<i>Outputs</i>			
EN	I_1	I_0	Y_3	Y_2	Y_1	Y_0
0	x	x	0	0	0	0
1	0	0	0	0	0	1
1	0	1	0	0	1	0
1	1	0	0	1	0	0
1	1	1	1	0	0	0



- Decoder Cascading

با استفاده از اتصال درختی تعدادی رمزگشای n به 2^n می توان بیشتر از n خط را رمزگشایی نمود.




– ساخت تمام جمع کننده با دیکدر

□ مدارى است با سه ورودى، روابط مربوط به تمام جمع کننده:


$$S(x,y,z) = \sum(1,2,4,7)$$

$$C(x,y,z) = \sum(3,5,6,7)$$




□ ذکر چند مثال دیگر

MUX 4x1 (مدار داخلی)



جدول عملکرد

s_1	s_0	Y
0	0	I_0
0	1	I_1
1	0	I_2
1	1	I_3



۴ خط ورودی I_0 تا I_3

یک خروجی با نام Y

۲ خط انتخاب S_0 و S_1

جدول ارزش ۶۴ سطری


جدول عملکرد ۴ سطری

– پیاده سازی توابع بولی توسط مولتی پلکسرها

- جدول درستی تابع بولی زیر همراه با نحوه پیاده سازی آن توسط MUX نشان داده شده است:

$$F(x, y, z) = \Sigma(1,2,6,7)$$


x	y	z	F	
0	0	0	0	
0	0	1	1	$F = z$
0	1	0	1	
0	1	1	0	$F = z'$
1	0	0	0	
1	0	1	0	$F = 0$
1	1	0	1	
1	1	1	1	$F = 1$



فلیپ فلاپ SR

- حساس به لبه‌ی بالا رونده


S	R	$Q(t+1)$	
0	0	$Q(t)$	بدون تغییر
0	1	0	پاک شدن، 0
1	0	1	نشاندن، 1
1	1	?	نامعین



فلیپ فلاپ D


D	$Q(t+1)$
0	0
1	1

هنگامی که 0 شود، 0
نشانه شدن، 1




فلیپ فلاپ JK

J	K	$Q(t+1)$	
0	0	$Q(t)$	بلا تغییر
0	1	0	پاک شدن، 0
1	0	1	نشاندن شدن، 1
1	1	$Q'(t)$	تعم



فلیپ فلاپ T

T	$Q(t+1)$	
0	$Q(t)$	بلا تغییر
1	$Q'(t)$	عکس



جدول مشخصات فلیپ فلاپها و معادلات آنها

J	K	$Q(t+1)$	
0	0	$Q(t)$	بدون تغییر
0	1	0	Reset
1	0	1	Set
1	1	$Q'(t)$	معکوس

$$Q(t+1) = JQ' + K'Q$$

$Q(t)$ = حالت فعلی
 $Q(t+1)$ = حالت بعدی

T	$Q(t+1)$	
0	$Q(t)$	بدون تغییر
1	$Q'(t)$	معکوس

$$Q(t+1) = T \oplus Q = TQ' + T'Q$$

D	$Q(t+1)$	
0	0	Reset
1	1	Set

$$Q(t+1) = D$$

انواع مدل‌های مدارهای ترتیبی:

مدل مور (MOORE): در این مدل، خروجی‌ها فقط تابع حالت فعلی است
مدل (MELAY): در این مدل خروجی‌ها بر اساس حالت فعلی و ورودی‌ها مشخص می‌گردد

کلیه مدارات ترتیبی در یکی از این دو مدل قرار می‌گیرند.


مدل مختلط: ماشین حالتی که دارای خروجی‌های نوع مور و میلی است

مراحل طراحی مدارهای ترتیبی همزمان

- ۱- توصیف و فهم مسأله
- ۲- بدست آوردن جدول حالت با استفاده از اطلاعات داده شده از مسأله
- ۳- تعیین تعداد فلیپ فلاپهای مورد نیاز
- ۴- انتخاب نوع فلیپ فلاپ
- ۵- یافتن جداول تحریک و خروجی مدار با استفاده از جدول حالت
- ۶- ساده سازی جهت یافتن توابع ورودی فلیپ فلاپها
- ۷- رسم نمودار منطقی

مثال

- یک شمارنده سه بیتی با استفاده از فلیپ فلاپ T طراحی کنید که به ترتیب از 000 تا 111 را بشمارد.




● جدول تحریک فلیپ فلاپها بصورت زیر می باشد:

حالت فعلی			حالت بعدی			ورودیهای فلیپ فلاپ		
A ₂	A ₁	A ₀	A ₂	A ₁	A ₀	TA ₂	TA ₁	TA ₀
0	0	0	0	0	1	0	0	1
0	0	1	0	1	0	0	1	1
0	1	0	0	1	1	0	0	1
0	1	1	1	0	0	1	1	1
1	0	0	1	0	1	0	0	1
1	0	1	1	1	0	0	1	1
1	1	0	1	1	1	0	0	1
1	1	1	0	0	0	1	1	1

جداول کارنو خروجیهای مدار ترکیبی


		A_1					
				1			
A_2	{			1			
				1			
		A_0					
				1	1		
				1	1		
		1	1	1	1	1	1
		1	1	1	1	1	1
		$T_{A2} = A_1 A_0$		$T_{A1} = A_0$		$T_{A0} = 1$	

نمودار منطقی شمارنده سه بیتی




شمارنده موج گونه دودویی

Q_3	Q_2	Q_1	Q_0
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0



□ در اثر کلاک ورودی تغییر می کند. وقتی که Q_0 از ۱ به ۰ برود، Q_1 تریگر می شود. لذا، خروجی آن معکوس می گردد. وقتی که Q_1 از ۱ به ۰ برود، Q_2 تریگر می شود. لذا، خروجی آن معکوس می گردد. و

– رجیستر چهار بیتی




□ در لبه مثبت کلاک، اطلاعات روی ورودیها به خروجی منتقل می گردند.

□ برای خواندن محتویات رجیستر باید به خروجی آن نگاه کرد.

□ اگر ورودی clear صفر شود باعث می گردد که تمام فلیپ فلاپها reset شوند. و خروجی رجیستر برابر صفر می شود.


– ثبات ۴ بیتی با قابلیت بار شدن موازی




□ اگر $load=1$ باشد، در لبه بعدی کلاک، ورودیها به خروجی منتقل خواهند شد.

□ اگر $load=0$ باشد، ورودی فلیپ فلاپها به خروجی آنها وصل است.

– نمودار بلوکی ثبات انتقالی چهاربیتی




SISO (Serial In-Serial Out)



□ در لبه مثبت کلاک، فلیپ فلاپ اول از ورودی نمونه می گیرد. در لبه مثبت بعدی، خروجی فلیپ فلاپ اول در فلیپ فلاپ دوم ذخیره می شود و فلیپ فلاپ اول یک نمونه تازه می گیرد. و

– شيفت رجیستر یونیورسال



– شیفتر رجیستر یونیورسال

Mode Control

S_1	S_0	Register Operation
0	0	No change
0	1	Shift right
1	0	Shift left
1	1	Parallel load




Fig. 6-7 4-Bit Universal Shift Register

- ورودیهای کنترل S_0 و S_1 مولتی پلکسرهای ۴ به ۱ را کنترل می کنند.
- وقتی $S_1S_0=00$ باشد، هر مولتی پلکسر خروجی فلیپ فلاپ مربوطه را به ورودی آن وصل می کند.
- وقتی $S_1S_0=01$ باشد، هر مولتی پلکسر خروجی فلیپ فلاپ سمت چپ را به ورودی فلیپ فلاپ خودش هدایت می کند.
- وقتی $S_1S_0=10$ باشد، هر مولتی پلکسر خروجی فلیپ فلاپ سمت راست را به ورودی فلیپ فلاپ خودش هدایت می کند.
- وقتی $S_1S_0=11$ باشد، هر مولتی پلکسر خروجی ورودی فلیپ فلاپ را به ورودی موازی مربوطه وصل می کند.

جلسه آینده

- PROM, PAL , PLA

