





معماری کامپیوتر

فرهادی

پاییز ۹۶



● منابع:

– زمان بندی

طول ترم: ۱۶ هفته 

تعطیلات: -- جلسه 






تعداد جلسات: ۲۴ جلسه 

– نحوه ارتباط

سایت دانشگاه  www.Shahroodut.ac.ir

Email: mfarhadi@shahroodut.ac.ir 

– نحوه ارزیابی

۲۰٪ (دوره‌ای)	تمرین 
+۵٪	کوئیز 
۳۵٪ (۱۱ اردیبهشت)	میان ترم 
۴۵٪ (تقویم آموزشی)	پایان ترم 
+۱۵٪	پروژه 

پیش شرط محاسبه نمرات امتیازی گرفتن حداقل ۴۰٪ مجموع میان ترم و پایان ترم.

یادآوری مدار منطقی

- گیت‌های منطقی
- ساده سازی سطح گیت
- مدارهای ترکیبی
- مدارهای ترتیبی

– سمبولهای استاندارد گیتی

Name	Graphic symbol	Algebraic function	Truth table															
AND		$F = xy$	<table border="1"> <thead> <tr> <th>x</th> <th>y</th> <th>F</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>1</td></tr> </tbody> </table>	x	y	F	0	0	0	0	1	0	1	0	0	1	1	1
x	y	F																
0	0	0																
0	1	0																
1	0	0																
1	1	1																
OR		$F = x + y$	<table border="1"> <thead> <tr> <th>x</th> <th>y</th> <th>F</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>1</td></tr> </tbody> </table>	x	y	F	0	0	0	0	1	1	1	0	1	1	1	1
x	y	F																
0	0	0																
0	1	1																
1	0	1																
1	1	1																
Inverter		$F = x'$	<table border="1"> <thead> <tr> <th>x</th> <th>F</th> </tr> </thead> <tbody> <tr><td>0</td><td>1</td></tr> <tr><td>1</td><td>0</td></tr> </tbody> </table>	x	F	0	1	1	0									
x	F																	
0	1																	
1	0																	
Buffer		$F = x$	<table border="1"> <thead> <tr> <th>x</th> <th>F</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td></tr> <tr><td>1</td><td>1</td></tr> </tbody> </table>	x	F	0	0	1	1									
x	F																	
0	0																	
1	1																	
NAND		$F = (xy)'$	<table border="1"> <thead> <tr> <th>x</th> <th>y</th> <th>F</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>0</td></tr> </tbody> </table>	x	y	F	0	0	1	0	1	1	1	0	1	1	1	0
x	y	F																
0	0	1																
0	1	1																
1	0	1																
1	1	0																
NOR		$F = (x + y)'$	<table border="1"> <thead> <tr> <th>x</th> <th>y</th> <th>F</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>0</td></tr> </tbody> </table>	x	y	F	0	0	1	0	1	0	1	0	0	1	1	0
x	y	F																
0	0	1																
0	1	0																
1	0	0																
1	1	0																
Exclusive-OR (XOR)		$F = xy' + x'y$ $= x \oplus y$	<table border="1"> <thead> <tr> <th>x</th> <th>y</th> <th>F</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>0</td></tr> </tbody> </table>	x	y	F	0	0	0	0	1	1	1	0	1	1	1	0
x	y	F																
0	0	0																
0	1	1																
1	0	1																
1	1	0																
Exclusive-NOR or equivalence		$F = xy + x'y'$ $= (x \oplus y)'$	<table border="1"> <thead> <tr> <th>x</th> <th>y</th> <th>F</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>1</td></tr> </tbody> </table>	x	y	F	0	0	1	0	1	0	1	0	0	1	1	1
x	y	F																
0	0	1																
0	1	0																
1	0	0																
1	1	1																

جدول ورستی
سمبول استاندارد گیتی
عملیات منطقی

Multiple یا Single input

– مشخصات جدول کارنو

□ هر تابع بولی را می توان بصورت مجموعی از مینترمها نشان داد. جدول کارنو از مربع هایی تشکیل شده است که هر مربع، نشان دهنده یک مینترم است.

□ سطرها و ستونهای این جدول به روش **کد گری**، کدگذاری می گردند.

□ هر دومربع همسایه فقط در یک متغیر با هم اختلاف دارند. لذا می توان با توجه به خواص جبر بول، مجموع آنها را ساده کرد. (متغیر مشترک را حذف نمود)

□ خانه هایی از جدول که **مقدار تابع در آنها برابر با یک** می باشد را مشخص می کنیم.


$$2^n$$

□ بطور کلی برای توابع با **n متغیر**، جدول کارنو دارای 2^n خانه است.

جدول کارنو سه متغیره

□ برای سه متغیر، هشت مینترم وجود دارد و بنابراین جدول کارنو باید هشت خانه داشته باشد.

$F(x,y,z)$




Three-variable map

همسایگی (Adjacency) در جدول کارنا

به مربع (خانه هایی) که در کنار هم قرار گرفته اند، همسایه می گویند. هر خانه جدول با خانه مجاور خود تنها در یک لیترال تفاوت دارد.


علاوه بر مربع های همجوار ظاهری، خانه های لبه بالا و پایین و نیز لبه چپ و راست هم مجاور یکدیگر هستند، اگرچه در کنار یکدیگر قرار ندارند.



همسایگی (Adjacency) در جدول کارنا

WX \ YZ		Y			
		00	01	11	10
W	00	0	1	3	2
	01	4	5	7	6
	11	12	13	15	14
	10	8	9	11	10

Diagram illustrating the adjacency in a 4x4 Karnaugh map. The map is labeled with WX (rows) and YZ (columns). The cells are numbered 0 through 15. Blue lines highlight the adjacency between cells 0 and 2, 0 and 4, 2 and 6, 4 and 6, 8 and 10, and 10 and 14. A bracket labeled 'X' spans the right two columns (YZ = 11 and 10), and a bracket labeled 'Z' spans the bottom two rows (WX = 11 and 10).



$$F(A, B, C, D) = \Sigma(0, 1, 2, 5, 8, 9, 10)$$

POS و SOP –

CD		C			
		00	01	11	10
AB	00	1	1	0	1
	01	0	1	0	0
	11	0	0	0	0
	10	1	1	0	1


D

□ یک ها را ترکیب می کنیم:


$$F = B'D' + B'C' + A'C'D$$

□ صفرها را ترکیب می کنیم:

$$F' = AB + CD + BD'$$




$$F = B'D' + B'C' + A'C'D$$



$$F = (A' + B')(C' + D')(B' + D)$$

مدار نیم جمع کننده



(ب) دیاگرام منطقی


x	y	C	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

(الف) جدول درستی


مدار تفریق کننده ناقص

- B : مقداری که از مرتبه بالا قرض گرفته می شود.
- D : حاصل تفریق

X	Y	B	D
0	0	0	0
0	1	1	1
1	0	0	1
1	1	0	0



جمع کننده کامل



Input bit for number A	Input bit for number B	Carry bit input C _{IN}	Sum bit output S	Carry bit output C _{OUT}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Sum

Carry


A \ BC	00	01	11	10
0	0	1	0	1
1	1	0	1	0

A \ BC	00	01	11	10
0			1	
1		1	1	1


Sum : Xor ورودی‌ها

$$\text{Carry} = A.B + A.C + B.C$$

جمع کننده کامل




طراحی مدار تمام جمع کننده با نیم جمع کننده



جمع کننده ۴ بیتی

- با قرار دادن ۴ full adder به دنبال هم همانند شکل زیر می توان یک full adder چهار بیتی طراحی کرد.




– ساخت یک جمع کننده ۸ بیتی توسط جمع کننده های ۴ بیتی


□ روش ساخت جمع کننده های ۸ بیتی با استفاده از جمع کننده های ۴ بیتی به صورت زیر است:

□ رقم نقلی ورودی $C_{in} = 0$ قرار داده می شود.

□ C_{out} مربوط به جمع کننده ۴ بیتی کم ارزشتر وارد C_{in} جمع کننده ۴-بیتی با ارزش بالاتر می شود.




جمع کننده /تفریق کننده ۴ بیتی



$$V = C_3 \oplus C_4$$

مقایسه کننده تک بیتی


A	B	F ₁ A < B	F ₂ A = B	F ₃ A > B
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1
1	1	0	1	0




$$F_L = \bar{A}B$$

$$F_E = \bar{A}\bar{B} + AB$$


$$F_H = A\bar{B}$$



Binary 2-to-4 decoder




<i>Inputs</i>			<i>Outputs</i>			
EN	I_1	I_0	Y_3	Y_2	Y_1	Y_0
0	x	x	0	0	0	0
1	0	0	0	0	0	1
1	0	1	0	0	1	0
1	1	0	0	1	0	0
1	1	1	1	0	0	0



- Decoder Cascading

□ با استفاده از اتصال درختی تعدادی رمزگشای n به 2^n می توان بیشتر از n خط را رمزگشایی نمود.




– ساخت تمام جمع کننده با دیکدر

□ مدارى است با سه ورودى، روابط مربوط به تمام جمع کننده:


$$S(x,y,z) = \sum(1,2,4,7)$$

$$C(x,y,z) = \sum(3,5,6,7)$$




□ ذکر چند مثال دیگر

MUX 4x1 (مدار داخلی)



جدول عملکرد

s_1	s_0	Y
0	0	I_0
0	1	I_1
1	0	I_2
1	1	I_3



۴ خط ورودی I_0 تا I_3

یک خروجی با نام Y

۲ خط انتخاب S_0 و S_1


جدول ارزش ۶۴ سطری

جدول عملکرد ۴ سطری

– پیاده سازی توابع بولی توسط مولتی پلکسرها

- جدول درستی تابع بولی زیر همراه با نحوه پیاده سازی آن توسط MUX نشان داده شده است:
 $F(x, y, z) = \Sigma(1, 2, 6, 7)$


x	y	z	F	
0	0	0	0	
0	0	1	1	$F = z$
0	1	0	1	
0	1	1	0	$F = z'$
1	0	0	0	
1	0	1	0	$F = 0$
1	1	0	1	
1	1	1	1	$F = 1$



فلیپ فلاپ SR

- حساس به لبه‌ی بالا رونده


S	R	$Q(t+1)$	
0	0	$Q(t)$	بدون تغییر
0	1	0	پاک شدن، 0
1	0	1	نشاندن، 1
1	1	?	نامعین



فلیپ فلاپ D


D	$Q(t+1)$
0	0
1	1

هنگامی که 0 شود، 0
نشانه شدن، 1




فلیپ فلاپ JK

J	K	$Q(t+1)$	
0	0	$Q(t)$	بلا تغییر
0	1	0	پاک شدن، 0
1	0	1	نشاندن، 1
1	1	$Q'(t)$	متعم



فلیپ فلاپ T

T	$Q(t+1)$	
0	$Q(t)$	بلا تغییر
1	$Q'(t)$	عکس



جدول مشخصات فلیپ فلاپها و معادلات آنها

J	K	$Q(t+1)$
0	0	$Q(t)$ بدون تغییر
0	1	0 Reset
1	0	1 Set
1	1	$Q'(t)$ معکوس

$$Q(t+1) = JQ' + K'Q$$

$Q(t)$ = حالت فعلی
 $Q(t+1)$ = حالت بعدی


T	$Q(t+1)$
0	$Q(t)$ بدون تغییر
1	$Q'(t)$ معکوس

$$Q(t+1) = T \oplus Q = TQ' + T'Q$$

D	$Q(t+1)$
0	0 Reset
1	1 Set

$$Q(t+1) = D$$

یک مثال با فلیپ فلاپ D



$$D_A = A \oplus x \oplus y$$


$$A(t+1) = A \oplus x \oplus y$$

(a) Circuit diagram

Present state	Inputs		Next state
A	x	y	A
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

(b) State table


b



(c) State diagram

مثال: فلیپ فلاپ T

۱- معادلات ورودی فلیپ فلاپها:




(a) Circuit diagram

$$T_A = Bx$$

$$T_B = x$$

$$y = AB$$



(b) State diagram

انواع مدل‌های مدارهای ترتیبی:

مدل مور (MOORE): در این مدل، خروجی‌ها فقط تابع حالت فعلی است


مدل MELAY): در این مدل خروجی‌ها بر اساس حالت فعلی و ورودی‌ها مشخص می‌گردد

کلیه مدارات ترتیبی در یکی از این دو مدل قرار می‌گیرند.

مدل مختلط: ماشین حالتی که دارای خروجی‌های نوع مور و میلی است


شمارنده موج گونه دودویی

Q_3	Q_2	Q_1	Q_0
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0



□ در اثر کلاک ورودی تغییر می کند. وقتی که Q_0 از ۱ به ۰ برود، Q_1 تریگر می شود. لذا، خروجی آن معکوس می گردد. وقتی که Q_1 از ۱ به ۰ برود، Q_2 تریگر می شود. لذا، خروجی آن معکوس می گردد. و

– رجیستر چهار بیتی




□ در لبه مثبت کلاک، اطلاعات روی ورودیها به خروجی منتقل می گردند.

□ برای خواندن محتویات رجیستر باید به خروجی آن نگاه کرد.

□ اگر ورودی clear صفر شود باعث می گردد که تمام فلیپ فلاپها reset شوند. و خروجی رجیستر برابر صفر می شود.


– ثبات ۴ بیتی با قابلیت بار شدن موازی




□ اگر $load=1$ باشد، در لبه بعدی کلاک، ورودیها به خروجی منتقل خواهند شد.

□ اگر $load=0$ باشد، ورودی فلیپ فلاپها به خروجی آنها وصل است.

– نمودار بلوکی ثبات انتقالی چهاربیتی



SISO (Serial In-Serial Out)



□ در لبه مثبت کلاک، فلیپ فلاپ اول از ورودی نمونه می گیرد. در لبه مثبت بعدی، خروجی فلیپ فلاپ اول در فلیپ فلاپ دوم ذخیره می شود و فلیپ فلاپ اول یک نمونه تازه می گیرد. و

جلسه آینده

- PROM, PAL , PLA

