چکیده: در این پژوهش، دو مدار مرجع ولتاژ زیر یک ولت ارائه شده، که در آن‌ها به جای ترانزیستور BJT از ترانزیستور CMOS در ناحیه زیر آستانه استفاده شده است. در ضمن در مدار آن‌ها از مقاومت استفاده نشده است و ساختار هر دو مدار مبتنی بر ایجاد ولتاژ CTAT و PTAT با استفاده از ترانزیستور CMOS در ناحیه زیرآستانه است. در ساختار آن‌ها برای تولید ولتاژ CTAT به‌جای ترانزیستور دوقطبی از ترانزیستورهای CMOS در ناحیه کاری زیرآستانه استفاده شده است. با این عمل جریان مصرفی به مقدار قابل توجهی کاهش می‌یابد. در مدار نخست، برای تولید ولتاژ PTAT از دو مدار CTAT استفاده شده است، که اختلاف آن‌ها ولتاژ PTAT را بوجود می‌آورد. برای افزایش دقت ولتاژ خروجی، از تقویت‌کننده‌ عملیاتی کسکود تا‌شده، به خاطر بهره بیشتر استفاده شده است. مدار در سه مرحله کلیدزنی ولتاژ مرجع حدود 0.9 ولت در خروجی ایجاد می‌کند. وابستگی رفتار مدار به دما بسیار‌کم و تغییرات ولتاژ خروجی نسبت به تغییرات دما حدود 22 ppm در بازه دمایی صفر تا ۹۰ درجه سانتی‌گراد می‌باشد. لازم به ذکر است مدارهای پیشنهادی در فن‌آوری 0.18 µm و توسط نرم‌افزار ADS شبیه‌سازی گردیده است. تحلیل مونت‌کارلو نشان می‌دهد، مقدار میانگین ولتاژ مرجع (µ) برابر0.899 ولت، انحراف‌معیار آن (ơ) برابر 0.620 و در نتیجه ٪6.9= µ/ơ می‌باشد. در ساختار پیشنهادی دوم با حذف تقویت‌کننده عملیاتی و ساخت ولتاژهای PTAT و CTAT به‌طور جداگانه، و اضافه‌کردن مدار ترکیب‌کننده ولتاژ PTAT و CTAT در انتهای مدار، جریان مصرفی مدار به نحو قابل ملاحظه‌ای کاهش یافته و حدود ۳۴۵ نانوآمپر شده است. ولتاژ خروجی این مدار، برابر ۷۴۵ میلی‌ولت و تغییرات ولتاژ خروجی نسبت به تغییرات دما، برابر 38.28 ppm در بازه دمایی صفر تا ۹۰ درجه سانتی‌گراد است. با تحلیل مونت‌کارلو، مقدار میانگین ولتاژ مرجع (µ) برابر0.745ولت و انحراف‌معیار آن (ơ) برابر 0.00095 اندازه‌گیری شده و ٪0.12= µ/ơ بدست آمده است. در هر دو ساختار پیشنهادی می‌توان ولتاژ مرجع خروجی را با تغییر نسبت ابعاد ترانزیستورها و دیگر المان‌های مدار تنظیم نمود.