

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



دانشکده مهندسی برق و رباتیک

گروه الکترونیک

پایان نامه کارشناسی ارشد

طراحی یک نوسانساز RC مبتنی بر مرجع ولتاژ با هدف کاهش

حساسیت فرکانس نسبت به دما

الهام صادقی

استاد راهنما

دکتر عماد ابراهیمی

شهریور ۱۳۹۶

شماره: ۱۵۰۴، ۱۰۰۰
تاریخ: ۱۴/۲/۹۴

باسمه تعالی



مدیریت تحصیلات تکمیلی

فرم شماره (۳) صورتجلسه نهایی دفاع از پایان نامه دوره کارشناسی ارشد

با نام و یاد خداوند متعال، ارزیابی جلسه دفاع از پایان نامه کارشناسی ارشد خانم / آقای الهام صادقی با شماره دانشجویی

۹۳۱۰۸۲۴ رشته مهندسی الکترونیک گرایش مدارهای مجتمع تحت عنوان: طراحی یک نوسانساز RC

مبتنی بر مرجع ولتاژ با هدف کاهش حساسیت فرکانس نسبت به دما که در تاریخ ۱۳۹۶/۰۶/۱۴ با حضور هیأت

محترم داوران در دانشگاه صنعتی شاهرود برگزار گردید به شرح ذیل اعلام می گردد:

قبول (با امتیاز ۸۲.۸۲) درجه خوب / مردود

نوع تحقیق: نظری / عملی

عضو هیأت داوران	نام و نام خانوادگی	مرتبه علمی	امضاء
۱- استاد راهنمای اول	عماد ابراهیمی	استاد	
۲- استاد راهنمای دوم	-	-	-
۳- استاد مشاور	-	-	-
۴- نماینده تحصیلات تکمیلی	سعید حسینی	استاد	
۵- استاد ممتحن اول	هاکیم حسینی	استاد	
۶- استاد ممتحن دوم	عرفت حسینی	استاد	

نام و نام خانوادگی رئیس دانشکده:

تاریخ و امضاء و مهر دانشکده:

تبصره: در صورتی که کسی مردود شود حداکثر یکبار دیگر (در مدت مجاز تحصیل) می تواند از پایان نامه خود دفاع نماید (دفاع مجدد نباید زودتر از ۴ ماه برگزار شود).

تقدیم به پدر و مادرم که از نگاهشان صلابت

از رفتارشان محبت

و از صبرشان ایستادگی را آموختم

تقدیم به همسرم، منشا انگیزه و قدرتم

تقدیم به پسر نازنینم، شادی بخش همه‌ی لحظه‌های زندگی‌ام

تقدیر و تشکر:

در اینجا بر خود لازم می‌دانم از تلاش‌ها و زحمات بی‌دریغ و راهنمایی‌های ارزنده استاد گرانقدر جناب آقای دکتر عماد ابراهیمی، صمیمانه تقدیر و تشکر نمایم.

تعهد نامه

اینجانب الهام صادقی دانشجوی دوره کارشناسی ارشد رشته مهندسی برق/الکترونیک دانشکده مهندسی برق و رباتیک دانشگاه شاهرود نویسنده پایان نامه "طراحی یک نوسانساز RC مبتنی بر مرجع ولتاژ با هدف کاهش حساسیت فرکانس نسبت به دما" تحت راهنمایی آقای دکتر عماد ابراهیمی متعهد می شوم:

- تحقیقات در این پایان نامه توسط اینجانب انجام شده است و از صحت و اصالت برخوردار است.
- در استفاده از نتایج پژوهشهای محققان دیگر به مرجع مورد استفاده استناد شده است.
- مطالب مندرج در پایان نامه تاکنون توسط خود یا فرد دیگری برای دریافت هیچ نوع مدرک یا امتیازی در هیچ جا ارائه نشده است.
- کلیه حقوق معنوی این اثر متعلق به دانشگاه شاهرود می باشد و مقالات مستخرج با نام « دانشگاه صنعتی شاهرود » و یا «Shahrood University of Technology» به چاپ خواهد رسید.
- حقوق معنوی تمام افرادی که در به دست آمدن نتایج اصلی پایان نامه تأثیرگذار بوده اند در مقالات مستخرج از پایان نامه رعایت می گردد.
- در کلیه مراحل انجام این پایان نامه ، در مواردی که از موجود زنده (یا بافتهای آنها) استفاده شده است ضوابط و اصول اخلاقی رعایت شده است.
- در کلیه مراحل انجام این پایان نامه، در مواردی که به حوزه اطلاعات شخصی افراد دسترسی یافته یا استفاده شده است اصل رازداری ، ضوابط و اصول اخلاق انسانی رعایت شده است

تاریخ:

امضای دانشجو :

مالکیت نتایج و حق نشر

- کلیه حقوق معنوی این اثر و محصولات آن (مقالات مستخرج، کتاب، برنامه های رایانه ای، نرم افزار ها و تجهیزات ساخته شده است) متعلق به دانشگاه صنعتی شاهرود می باشد. این مطلب باید به نحو مقتضی در تولیدات علمی مربوطه ذکر شود.
- استفاده از اطلاعات و نتایج موجود در پایان نامه بدون ذکر مرجع مجاز نمی باشد.

چکیده :

برای دستیابی به هدف‌هایی چون کاهش مصرف توان، امکان مجتمع سازی در ابعاد پایین و امکان استفاده جهت حسگرهای کاشتنی درون بدن، استفاده از نوسان‌سازهای LC و کریستالی به دلیل مصرف توان بالا و عدم امکان مجتمع سازی گزینه‌های مناسبی به شمار نمی‌آیند. به همین جهت در این پایان‌نامه یک نوسان‌ساز حلقوی شامل پنج طبقه وارون‌کننده با ترانزیستورهایی در ناحیه کاری زیرآستانه مورد بررسی قرار گرفته است.

از آنجا که فرکانس خروجی این نوسان‌ساز در ناحیه زیرآستانه، با افزایش دما افزایش می‌یابد و دارای ضریب حرارتی به اندازه $2430 \text{ ppm}/^{\circ}\text{C}$ است، نیاز به جبران‌سازی دمایی دارد. در این تحقیق دو مرجع جریان CTAT برای جبران‌سازی دمایی نوسان‌ساز حلقوی نسبت به دما در تکنولوژی $0.18 \mu\text{m}$ CMOS شبیه‌سازی شده است. یک روش تولید ضریب حرارتی منفی استفاده از ولتاژ بیس-امیتر یک ترانزیستور دوقطبی در دو سر یک مقاومت است. روش دیگر تولید ضریب دمایی منفی استفاده از ضریب منفی ولتاژ آستانه ترانزیستور PMOS است. در مدار پیشنهادی، جریان CTAT حاصل شده در هر دو روش با مقدار جریان ثابتی از یک مرجع جریان مستقل از دما جمع شده و به سمت نوسان‌ساز هدایت می‌گردد. ضریب حرارتی فرکانس خروجی نوسان‌ساز پیشنهادی، در ساختاری که از ولتاژ بیس-امیتر بهره‌گرفته شده است، در محدوده‌ی دمایی 0°C تا 100°C برابر با $117 \text{ ppm}/^{\circ}\text{C}$ می‌باشد. توان کل مصرف شده در این روش $13/3$ میکرووات می‌باشد. در روشی که از ضریب حرارتی منفی ولتاژ آستانه استفاده شده است، ضریب دمایی فرکانس خروجی نوسان‌ساز در بازه دمایی 0°C تا 100°C به اندازه $131/7 \text{ ppm}/^{\circ}\text{C}$ بوده و توان کل مصرفی نیز به مقدار 33 میکرووات است.

کلمات کلیدی: نوسان‌ساز حلقوی، جبران‌سازی حرارتی، مرجع ولتاژ بندگپ، مرجع

جریان CTAT

ک	فهرست جداول.....	ک
ل	فهرست اشکال.....	ل
۱	فصل ۱- پیش‌گفتار.....	۱
۲	۱-۱ مقدمه.....	۲
۵	۲-۱ انگیزه پژوهش.....	۵
۸	۳-۱ تقسیم‌بندی پایان‌نامه.....	۸
۹	فصل ۲- معرفی نوسان‌سازهای حلقوی و مراجع جریان مستقل و وابسته به دما.....	۹
۱۰	۱-۲ مقدمه.....	۱۰
۱۰	۲-۲ معرفی اجمالی نوسان‌سازها.....	۱۰
۱۵	۳-۲ نوسان‌ساز حلقوی.....	۱۵
۲۰	۴-۲ مراجع ولتاژ بندگپ.....	۲۰
۲۲	۵-۲ وابستگی‌های دمایی مولفه‌های مهم ترانزیستور.....	۲۲
۲۲	۱-۵-۲ ضریب دمایی یک کمیت مرجع.....	۲۲
۲۳	۲-۵-۲ وابستگی دمایی ولتاژ بیس-امیتر.....	۲۳
۲۴	۳-۵-۲ وابستگی دمایی اختلاف دو ولتاژ بیس-امیتر.....	۲۴
۲۵	۴-۵-۲ وابستگی دمایی ولتاژ آستانه‌ی ترانزیستور MOS.....	۲۵
۲۸	۶-۲ مراجع جریان.....	۲۸
۲۸	۱-۶-۲ مرجع جریان PTAT.....	۲۸
۳۲	۲-۶-۲ مرجع جریان CTAT.....	۳۲
۳۴	۳-۶-۲ مرجع جریان مستقل از دما.....	۳۴
۳۷	فصل ۳- مروری بر تحقیقات انجام شده.....	۳۷

۳۸	۱-۳ مقدمه
۳۸	۲-۳ مروری بر روشهای جبران سازی دمایی نوسان سازهای RC
۳۸	۱-۲-۳ جبران سازی دمایی نوسان ساز CMOS Relaxation
۴۴	۲-۲-۳ جبران سازی دمایی نوسان ساز حلقوی
۵۰	۳-۳ نتیجه گیری
۵۱	فصل ۴-نوسان ساز حلقوی جبران سازی شده ی پیشنهادی در ناحیه ی زیر آستانه
۵۲	۱-۴ مقدمه
۵۳	۲-۴ بررسی رفتار دمایی نوسان ساز حلقوی
۵۳	۱-۲-۴ بررسی تغییرات فرکانس نوسان ساز حلقوی در ناحیه ی زیر آستانه
۵۵	۲-۲-۴ بررسی تغییرات فرکانس نوسان ساز حلقوی در ناحیه ی بالای آستانه
۵۷	۳-۴ معرفی ساختارهای پیشنهادی جهت جبران سازی دمایی نوسان ساز حلقوی زیر آستانه
۵۸	۱-۳-۴ مدل مفهومی جبران سازی دمایی نوسان ساز حلقوی زیر آستانه
۵۹	۲-۳-۴ تولید جریان CTAT
۶۱	۳-۳-۴ تولید جریان مستقل از دما
۶۲	۴-۴ شبیه سازی منابع جریان پیشنهادی و نتایج
	۱-۴-۴ ساختار پیشنهادی نخست : طراحی منبع جریان CTAT با استفاده از V_{THP} و منبع جریان مستقل از دما و نتایج
۶۳	شبیه سازی
۶۳	۱-۱-۴-۴ ضریب دمایی جریان جبران سازی شده برای نوسان ساز ساختار نخست
۶۶	۲-۱-۴-۴ منبع جریان مستقل از دما
۶۷	۳-۱-۴-۴ منبع جریان CTAT با استفاده از V_{THP}
۶۸	۴-۱-۴-۴ آپ آمپ مدار منبع جریان
۶۹	۵-۱-۴-۴ نتیجه شبیه سازی

۲-۴-۴ ساختار پیشنهادی دوم : نوسان ساز حلقوی پیشنهادی جبران سازی شده توسط منبع جریان CTAT مبتنی بر	
۷۱.....	V_{BE}
۷۲.....	۱-۲-۴-۴ ضریب دمایی جریان جبران سازی شده برای نوسان ساز ساختار دوم.....
۷۳.....	۲-۲-۴-۴ منبع جریان مستقل از دما.....
۷۴.....	۳-۲-۴-۴ منبع جریان CTAT با استفاده از V_{BE}
۷۴.....	۴-۲-۴-۴ آپ آمپ مدار منبع جریان.....
۷۶.....	۵-۲-۴-۴ نتیجه شبیه سازی
۷۹.....	۵-۴ مقایسه ی نتایج با پژوهش های انجام شده.....
۸۱.....	فصل ۵- نتیجه گیری و پیشنهادها.....
۸۲.....	۱-۵ مقدمه.....
۸۲.....	۲-۵ نتیجه گیری.....
۸۳.....	۳-۵ پیشنهادها.....
۸۴.....	مراجع.....

جدول ۱-۲ ضرایب رابطه انرژی بندگپ برای ژرمانیوم، سیلیکون، گالیوم آرسناید [۲۵].....	۲۰
جدول ۱-۴ فرکانس نوسان ساز حلقوی زیرآستانه جبران سازی نشده از 0°C تا 100°C	۵۵
جدول ۲-۴ فرکانس نوسان ساز حلقوی زیرآستانه جبران سازی نشده از 0°C تا 100°C	۵۷
جدول ۳-۴ مقادیر بدست آمده برای منبع جریان مستقل از دما.....	۶۶
جدول ۴-۴ مقادیر بدست آمده برای منبع جریان CTAT با استفاده از V_{THP}	۶۷
جدول ۵-۴ مقادیر مدار آپامپ منبع جریان CTAT با استفاده از V_{THP}	۶۸
جدول ۶-۴ مقادیر بدست آمده برای منبع جریان مستقل از دما.....	۷۴
جدول ۷-۴ مقادیر منبع جریان CTAT با استفاده از V_{BE}	۷۴
جدول ۸-۴ مقادیر مدار آپامپ برای منبع جریان CTAT با استفاده از V_{BE}	۷۵
جدول ۹-۴ مقایسه نتایج با پژوهش های قبلی.....	۸۰

- شکل ۱-۱ محل و نحوه قرارگیری ضربان ساز و اندازه واقعی ضربان ساز کاشتنی [۱]..... ۳
- شکل ۲-۱ بلوک دیاگرام مفهومی ضربان ساز [۱]..... ۴
- شکل ۳-۱ معماری بخش پردازنده سیگنال آنالوگ (ASP) یک ضربان ساز [۳]..... ۵
- شکل ۴-۱ شکل موج صحیح یک ضربان و نواحی تحریک در قلب [۶]..... ۶
- شکل ۱-۲ بلوک دیاگرام یک سیستم حلقه بسته..... ۱۰
- شکل ۲-۲ نوسان ساز تانک LC متداول..... ۱۱
- شکل ۳-۲ نوسان ساز هارتلی..... ۱۲
- شکل ۴-۲ نوسان ساز کولپیتس..... ۱۲
- شکل ۵-۲ نوسان ساز LC با استفاده از NMOS و PMOS..... ۱۳
- شکل ۶-۲ نوسان ساز RC Relaxation..... ۱۴
- شکل ۷-۲ بلوک دیاگرام مفهومی یک نوسان ساز Relaxation [۱۲]..... ۱۵
- شکل ۸-۲ مدار یک وارون کننده..... ۱۶
- شکل ۹-۲ منحنی VTC یک وارون کننده استاتیک [۲۱]..... ۱۷
- شکل ۱۰-۲ نوسان ساز حلقوی با گیت NOT و جزییات یک وارون کننده..... ۱۸
- شکل ۱۱-۲ نوسان ساز حلقوی دیفرانسیلی [۲۲]..... ۱۸
- شکل ۱۲-۲ طبقه‌ی تاخیر دیفرانسیلی..... ۱۹
- شکل ۱۳-۲ وارون کننده Current Starved..... ۱۹
- شکل ۱۴-۲ نمودار ولتاژ بندگپ نیمه‌هادی‌ها نسبت به دما [۲۵]..... ۲۰
- شکل ۱۵-۲ تولید ولتاژ PTAT..... ۲۵
- شکل ۱۶-۲ مرجع جریان PTAT..... ۲۹
- شکل ۱۷-۲ مرجع جریان PTAT با استفاده از ترانزیستورهای MOS..... ۳۰
- شکل ۱۸-۲ مرجع جریان CTAT با استفاده از V_{BE} [۳۵]..... ۳۲
- شکل ۱۹-۲ مرجع جریان CTAT با استفاده ای $|V_{THP}|$ [۴۱]..... ۳۳
- شکل ۲۰-۲ مدار تولیدکننده جریان مستقل از دما [۳۵]..... ۳۵

- شکل ۳-۱ بلوک دیاگرام نوسان ساز Relaxation [۱۱]..... ۴۰
- شکل ۳-۲ بلوک دیاگرام نوسان ساز، مدار زمان بندی، مدار مرجع ولتاژ و جریان [۴۹]..... ۴۱
- شکل ۳-۳ بلوک دیاگرام نوسان ساز مود جریان و مدار داخلی بخش های نوسان ساز [۵۰]..... ۴۳
- شکل ۳-۴ منبع جریان PTAT و منبع جریان ثابت [۴۶]..... ۴۵
- شکل ۳-۵ دیاگرام مفهومی نوسان ساز حلقوی و جزئیات مدار جبران ساز نوسان ساز حلقوی [۵۲]..... ۴۷
- شکل ۳-۶ مدار تولیدکننده ی جریان های PTAT, ZTC, PTC و مدار جریان با منحنی مشخصه ی معکوس [۱۶]..... ۴۹
- شکل ۴-۱ نوسان ساز حلقوی شامل پنج طبقه وارون کننده تک سر..... ۵۴
- شکل ۴-۲ مشخصه فرکانس خروجی نوسان ساز حلقوی جبران سازی نشده زیر آستانه..... ۵۵
- شکل ۴-۳ مشخصه فرکانس خروجی نوسان ساز حلقوی جبران سازی نشده بالای آستانه..... ۵۶
- شکل ۴-۴ مدل مفهومی روش پیشنهادی برای جبران سازی نوسان ساز حلقوی زیر آستانه..... ۵۹
- شکل ۴-۵ منبع جریان CTAT با استفاده از ولتاژ آستانه ترانزیستور PMOS [۴۱]..... ۶۰
- شکل ۴-۶ منبع جریان CTAT با استفاده از ولتاژ بیس-امیتر ترانزیستور BJT [۳۵]..... ۶۱
- شکل ۴-۷ منبع جریان مستقل از دما [۳۵]..... ۶۲
- شکل ۴-۸ شیب به دست آمده برای جریان I_{ROT} ۶۶
- شکل ۴-۹ منبع جریان CTAT پیاده سازی شده..... ۶۷
- شکل ۴-۱۰ مدار آپ امپ استفاده شده در ساختار نخست..... ۶۸
- شکل ۴-۱۱ بهره آپ امپ در دمای $27^{\circ}C$ و به ازای بازه دمایی $0^{\circ}C$ تا $100^{\circ}C$ برای ساختار نخست..... ۶۹
- شکل ۴-۱۲ منحنی مشخصه فرکانس نوسان ساز حلقوی جبران سازی شده در ساختار پیشنهادی نخست..... ۷۰
- شکل ۴-۱۳ شکل موج سیگنال خروجی نوسان ساز حلقوی جبران سازی شده در دمای $27^{\circ}C$ ۷۰
- شکل ۴-۱۴ مدار کلی شبیه سازی شده برای جبران سازی نوسان ساز حلقوی در ساختار پیشنهادی نخست..... ۷۱
- شکل ۴-۱۵ شیب به دست آمده برای جریان جبران ساز I_{ROB} ۷۳
- شکل ۴-۱۶ مدار آپ امپ استفاده شده در ساختار دوم..... ۷۵
- شکل ۴-۱۷ بهره آپ امپ در دمای $27^{\circ}C$ و به ازای بازه دمایی $0^{\circ}C$ تا $100^{\circ}C$ برای ساختار دوم..... ۷۵
- شکل ۴-۱۸ مدار کلی شبیه سازی شده برای جبران سازی نوسان ساز حلقوی در ساختار پیشنهادی دوم..... ۷۶

- شکل ۴-۱۹ سیگنال خروجی نوسان ساز حلقوی در دمای 27°C ۷۷
- شکل ۴-۲۰ منحنی مشخصه فرکانس نوسان ساز حلقوی جبران سازی شده در ساختار پیشنهادی دوم..... ۷۷
- شکل ۴-۲۱ مقایسه تغییرات فرکانس خروجی نوسان ساز در سه حالت جبران سازی نشده، جبران سازی ساختار نخست و ساختار دوم در بازه 0°C تا 100°C ۷۸
- شکل ۴-۲۲ مقایسه تغییرات فرکانس خروجی نوسان ساز در سه حالت جبران سازی نشده، جبران سازی ساختار نخست و ساختار دوم در بازه 40°C تا 85°C ۷۹

فصل اول

پیش‌گفتار

کاهش ابعاد ترانزیستورها به مقیاس های زیر میکرون در تکنولوژی CMOS با گذر زمان توسعه بیشتری می یابد، به گونه ای که هر سال درجه ی بیشتری از مجتمع سازی افزارها و کاهش مصرف توان امکان پذیر می گردد. بهره گیری از این تکنولوژی در حوزه پردازش سیگنال های حیاتی بدن تحول بسیار بزرگی در توسعه انواع دستگاه هایی ایجاد نموده که پزشکی امروز را بدون آن ناممکن می سازد. پیشرفت های اخیر در توسعه حسگرهای مهندسی پزشکی و تکنولوژی CMOS منجر به غیرتهاجمی تر شدن افزارهای نظارت کننده بر سیگنال های حیاتی نسبت به گذشته شده است. در نتیجه نرخ آسیبهای ناشی از استفاده از این حسگرها بر بیمار به خوبی کاهش یافته و موجب اثربخش تر شدن فرایند درمان شده است. به طور کلی قطعات کاشتنی، حسگرها و عملگرهایی^۱ هستند که سیگنال های حیاتی بدن را از بافتهای مورد نظر جهت مشاهده و پردازش به پردازشگر اصلی انتقال می دهند و یا سیگنال های اصلاحی را جهت عملکرد صحیح بافت معیوب به آن ارسال می کنند.

در بیشتر فعالیتهای درمانی میدانی، حسگرهای مشاهده گر (نظارت کننده)^۲ در خارج از بدن قرار گرفته و از روی پوست سیگنال های مغز، دما، فشارخون IBP^۳ و NIBP^۴، مقدار اکسیژن اشباع خون (SpO₂)، ضربان و شکل موج سیگنال قلب را دریافت می کنند. یکی از افزارهای پر کاربرد در این حوزه دستگاه ضربان ساز قلب است. این دستگاه در دو شکل خارجی و داخلی مورد استفاده قرار می گیرد. نوع خارجی ضربان ساز به صورت یک ماژول در دستگاه دفیبریلاتور^۵ یا الکتروشوک تعبیه شده است که با استفاده از قرار دادن پدهای مخصوص روی سینه و پشت بیمار سیگنال های تحریک را برای ماهیچه های قلب تولید کرده و به آن انتقال می دهد. اختلال در مقادیر پتانسیل سلول های

^۱ Actuator


^۲ Monitoring

^۳ Invasive Blood Pressure

^۴ Non Invasive Blood Pressure

^۵ Defibrillator

ماهیهیچهای گرههای تحریک قلب منجر به ایجاد مشکل در نوسان صحیح قلب شده و تعداد ضربان و شکل موج آن را تغییر می‌دهد. این اختلال منجر به انقباضات پردامنه و ناصحیح شده و موجب از کارایستادن قلب می‌شود. پدهای الکتروشوک نیز با تخلیه نمودن ولتاژهای زیاد سلولهای ماهیهیچهای در گرههای اصلی مولد نوسان قلب را وادار به نوسان مجدد می‌کند. در نمونه کاشتنی ضربان‌ساز^۱ برای اصلاح آریتمی برادیکاردیا در قلب استفاده شده و برای مدت طولانی ۱۰ تا ۱۲ سال زیر پوست قفسه‌ی سینه قرار می‌گیرد. در این نوع آریتمی تعداد ضربان قلب به ۲۰-۴۰ ضربان در دقیقه یا کمتر کاهش می‌یابد. در شکل ۱-۱ (الف) ، محل و نحوه قرارگیری ضربان‌ساز داخل بدن نشان داده شده است. در تصویر اشعه‌ی X نیز به صورت واضح یک نمونه‌ی واقعی کاشته شده دیده می‌شود. در قسمت (ب)، یک ضربان‌ساز کاشتنی در اندازه‌ی واقعی نشان داده شده است.



شکل ۱-۱ (الف) محل و نحوه قرارگیری ضربان‌ساز کاشتنی ، (ب) اندازه واقعی ضربان‌ساز کاشتنی [۱]


با توجه به مدت زمان طولانی که ضربان‌ساز درون بدن قرار می‌گیرد، ملاحظات بسیاری در خصوص صحت عملکرد این دستگاه در نظر گرفته می‌شود. تحقیقات زیادی در زمینه بهبود روش‌های تشخیص و استخراج ویژگی سیگنال قلب، حذف سیگنال‌های ناشی از حرکت^۲، حذف آثار ناشی از تغییر مقاومت بافتی^۳ در محل اتصال الکتروود به بافت به اضافه‌ی کاهش مصرف توان و کاهش انواع نویز صورت

^۱ Pacemaker

^۲ Motion Artifact


^۳ Bio Resistance

گرفته است [۲-۵] یک ضربان ساز از بخش‌های زیادی تشکیل شده است. این بخش‌ها شامل تقویت کننده‌ها، فیلترها، مبدل‌های آنالوگ به دیجیتال و دیجیتال به آنالوگ، بخش مدیریت توان مصرفی باتری، تولیدکننده‌های کلاک در فرکانس‌های مختلف، پردازنده قابل برنامه‌ریزی، کنترل‌های زمانی و تولیدکننده پالس تحریک با ولتاژ بالا هستند. در شکل ۱-۲ بلوک دیاگرام مفهومی یک ضربان ساز نشان داده شده است [۱].



شکل ۱-۲ بلوک دیاگرام مفهومی ضربان ساز [۱]

بلوک دیاگرام شکل ۱-۲ را می‌توان به طور خلاصه به چهار دسته عملکرد اصلی تقسیم کرد: بخش ورودی؛ سیستم دریافت کننده که شامل تقویت کننده‌ها و فیلترها و مبدل آنالوگ به دیجیتال است. بخش خروجی؛ که شامل ضرب کننده‌ی ولتاژ و تولیدکننده‌ی ولتاژ بالا برای تحریک است. بخش مدیریت توان؛ که شامل مدیریت باتری، مدارهای بایاس و تولیدکننده‌های مراجع ولتاژ و جریان و بخش منطق؛ که شامل نوسان‌سازهایی برای تولید کلاک با فرکانس‌های مختلف، الگوریتم‌های درمانی برای بیمار و کنترل سیکل‌های زمانی است. هر کدام از این بخش‌ها دارای جزئیات فراوانی است. یکی از بخش‌هایی که در ضربان‌سازها معماری مشابهی دارد بخش پردازنده‌ی سیگنال آنالوگ است. در شکل ۱-۳ معماری یک پردازنده‌ی سیگنال آنالوگ در ضربان‌ساز نشان داده شده است [۳].




شکل ۳-۱ معماری بخش پردازنده سیگنال آنالوگ (ASP) یک ضربان ساز [۳]

همانطور که در ساختار پردازنده سیگنال آنالوگ قابل مشاهده است، از چند نوسان ساز برای تولید فرکانس‌های مورد نیاز استفاده شده است و مدار کنترل دیجیتال نیز ضرایب دقیق فرکانس‌های تولید شده با فاز مورد نیاز را برای قسمت‌های دیگر تولید می‌کند. همچنین از سنتزکننده‌های فرکانسی برای کاهش تعداد نوسان سازها نیز استفاده شده است [۴].

۲-۱ انگیزه‌ی پژوهش

یکی از کاربردهایی که در آن توان مصرفی و ابعاد مجتمع‌سازی از اهمیت ویژه‌ای برخوردار است، قطعات و حسگرهای کاشتنی در داخل بدن هستند. از آنجایی که در هر طراحی دقت پارامتر خروجی در گرو ملاحظاتی از قبیل توان مصرفی، نویز، دما، جریان‌های ناشی، ابعاد تراشه، تغییرات خروجی ناشی از تغییرات منبع تغذیه و... قرار می‌گیرد، حسگرها و عملگرهای کاشتنی نیز از این قاعده مستثنی نیستند. بلکه دقت و صحت عملکرد این قطعات باید در طول مدت زمانی بالا تضمین گردد.

همانطور که در دسته‌بندی کلی یک ضربان‌ساز اشاره شد، از نوسان‌سازها برای تولید کلاک و کنترل سیکل‌های زمانی مربوط به پردازش سیگنال‌های ورودی، استخراج ویژگی و اعمال الگوریتم تشخیصی-درمانی استفاده می‌شود. دقت زمان‌بندی مراحل پردازش از آنجایی اهمیت دارد که مطابق الگوریتم تشخیصی (این الگوریتم برای هر بیمار متفاوت بوده و دارای برنامه‌ی مخصوص به خود است) سیگنال تحریک خروجی باید در زمان مناسب ترکیب QRS یک موج دریافتی از قلب، به ماهیچه‌های قلب اعمال شود. به طوری‌که اعمال تحریک در نقاط حساس سیگنال قلب به ویژه هنگام شروع پولاریزه شدن سلول‌های ماهیچه‌ای در گره‌های تحریک، باعث دپولاریزه شدن آن سلول‌ها شده و به انقباضات نامنظم و گسترده و نهایتاً ایست قلبی می‌انجامد. بنابراین دقیق بودن فرکانس کلاک و عدم تاثیرپذیری از شرایط محیط در بازه زمانی وسیع یکی از الزامات طراحی نوسان‌سازهای کلاک است. در شکل ۱-۴ یک نمونه شکل موج سیگنال صحیح قلب و محل پولاریزه شدن گره‌های مربوط نشان داده شده است [۶].



شکل ۱-۴ شکل موج صحیح یک ضربان و نواحی تحریک در قلب [۶]

در بسیاری از مدارهای دیجیتال و آنالوگ با عملکردهای پزشکی، مخابراتی، نظامی و... همواره به نوسان‌سازهایی با دقت بالا نیاز است. مولفه‌هایی که امکان تغییر فرکانس خروجی یک نوسان‌ساز را

ایجاد می‌کنند متغیرهایی مانند دما، نویز، فرایند ساخت و تغییر منبع تغذیه هستند. به طور معمول برای دستیابی به فرکانس‌های دقیق از حلقه‌های قفل فاز یا سنتزکننده‌های فرکانسی به همراه یک نوسان‌ساز کریستالی به عنوان فرکانس مرجع استفاده می‌شود. اگرچه نوسان‌ساز کریستالی دارای دقت و پایداری خوبی نسبت به دما، فرایند و تغییر منبع تغذیه است و در بسیاری از کاربردهای مخابراتی مورد توجه قرار گرفته‌است، به دلیل عدم امکان مجتمع‌سازی آن و همچنین توان مصرفی نسبتاً بالای آن در کاربردهایی که ابعاد تراشه و توان مصرفی از اهمیت بیشتری برخوردارند، کمتر مورد استقبال واقع می‌شود. بررسی پژوهش‌ها در خصوص امکان پیاده‌سازی نوسان‌سازهای کریستالی که دارای توان مصرفی پایین بوده و در ابعاد کوچک قابل پیاده‌سازی باشند، نشان‌دهنده اهمیت این زمینه است [۷]. به‌رحال بین استفاده یا عدم استفاده از این نوسان‌ساز و ابعاد زیاد آن، گران بودن و مصرف توان و دقت مورد نیاز در محصول نهایی مصالحه‌ای صورت می‌گیرد.

در مقایسه با کاربردهای مخابراتی مدرن فرکانس‌بالا، کاربردهای حوزه حسگرهای زیستی و پزشکی فرکانس‌های بسیار پایینی دارند. در عوض، کاربردهای زیستی به ابعاد کوچک و باتری‌هایی با طول عمر زیاد و عملکرد باثبات نیازمند هستند. نوسان‌سازهای RC، حلقوی^۱ یا Relaxation گزینه‌هایی هستند که می‌توان در چنین کاربردهایی مورد استفاده قرار داد. از ویژگی‌های این دسته از نوسان‌سازها می‌توان به سطح تراشه کوچک و توان مصرفی کم اشاره نمود. با توجه به ساختار این نوسان‌سازها، معمولاً این دسته از نوسان‌سازها دچار عدم ثبات کافی فرکانس نسبت به تغییرات دما هستند. از این رو تحقیقات متعددی معطوف به جبران‌سازی دمایی این دسته از نوسان‌سازها و کاهش حساسیت فرکانس آنها نسبت به تغییر دما شده است. راه‌حل کاهش تغییرات فرکانس خروجی نوسان‌ساز نسبت به دما، استفاده از مراجع ولتاژ و جریانی است که نسبت به دما ثبات بهتری دارند. مدارهای مرجع می‌توانند شرایط قابل اطمینانی را برای نوسان‌ساز ایجاد کنند تا نتایج مورد انتظار، قابل پیش‌بینی و تکرارپذیر

^۱ Ring Oscillator

حاصل شود. در این تحقیق هدف طراحی نوسان‌ساز حلقوی است که دارای حساسیت دمایی کم و توان مصرفی پایین باشد. ایده‌ای که در این پایان‌نامه برای کاهش توان مصرفی از آن بهره گرفته شده است، طراحی نوسان‌ساز در ناحیه‌ی زیرآستانه است. همچنین برای کاستن حساسیت دمایی فرکانس خروجی نوسان‌ساز، مراجع جریان^۱ CTAT و مستقل از دما استفاده شده‌اند تا با جبران‌سازی جریان این نوسان-ساز حلقوی، تا حد امکان از وابستگی دمایی فرکانس نوسان‌ساز به دما بکاهند.

۱-۳ سازماندهی پایان‌نامه

در فصل دوم در خصوص نوسان‌سازهای RC یا Relaxation و حلقوی توضیحاتی ارائه خواهد شد. ساختار نوسان‌سازها معرفی شده و میزان تغییرات آنها با دما با یکدیگر مورد مقایسه قرار خواهد گرفت. همچنین ساختار مراجع ولتاژ بندگپ و مراجع جریان^۲ PTAT و CTAT و مستقل از دما که به منظور جبران‌سازی دمایی نوسان‌ساز استفاده خواهند شد، معرفی شده و مزایا و معایب هر کدام مورد بررسی قرار خواهد گرفت. در فصل سوم به تحقیق‌ها و مقاله‌های مرتبط در زمینه‌ی جبران‌سازی دمایی در نوسان‌سازهای مختلف پرداخته شده و تکنیک‌های ارائه شده در آنها بررسی خواهند شد. در فصل چهارم یک نوسان‌ساز حلقوی پیشنهادی به همراه نتایج شبیه‌سازی آن در زیرآستانه ارائه خواهد شد. رفتار فرکانس خروجی این نوسان‌ساز حلقوی نسبت به دما در هر دو وضعیت زیرآستانه و بالای آستانه مورد بررسی و مقایسه قرار خواهد گرفت. در جبران‌سازی دمایی نوسان‌ساز از مراجع جریان CTAT و مستقل از دما استفاده شده است که نتایج بدست آمده و نمودارهای مربوط به جریان خروجی مراجع جریان نیز ارائه خواهد شد. نتایج وضعیت بهبود یافته در دو مدل با روش‌های مورد استفاده در کارهای گذشته نیز مورد مقایسه قرار خواهند گرفت. فصل پنجم نیز به نتیجه‌گیری و ارائه پیشنهادهایی برای ادامه‌ی کار اختصاص یافته است.

^۱ Complementary to Absolute Temperature

^۲ Proportional to Absolute Temperature

فصل دوم

معرفی نوسان‌سازهای حلقوی و مراجع جریان


مستقل و وابسته به دما

۱-۲ مقدمه

در این بخش به معرفی مختصری از انواع نوسان‌سازهای حلقوی و Relaxation پرداخته می‌شود. به علاوه مرجع ولتاژ بندگپ و مراجع جریان PTAT، CTAT و مستقل از دما و روابط حاکم بر آنها بررسی خواهند شد. در ادامه تکنیک‌های ارائه شده در چندین مقاله، در زمینه جبران‌سازی دمایی نوسان‌سازهای RC، Relaxation و حلقوی مورد مطالعه قرار خواهند گرفت. با توجه به گستره‌ی وسیع پارامترها و مشخصه‌های مورد بررسی در نوسان‌سازها، هدف اصلی بررسی نحوه‌ی رفتار آنها در برابر دما است.

۲-۲ معرفی اجمالی نوسان‌سازها


امروزه می‌توان گفت نوسان‌سازها بخش جدایی‌ناپذیر سیستم‌های الکترونیکی هستند و تقریباً در تمامی دستگاه‌ها و کاربردها وجود دارند. یک نوسان‌ساز مدار می‌باشد که قادر است یک نوسان الکتریکی ایستا ایجاد کند و مشخصه ریاضی‌اش تابعی متناوب است. با توجه به تابع تبدیل حلقه بسته در بلوک دیاگرام یک سیستم فیدبک‌دار در شکل ۱-۲، نوسان زمانی شروع می‌شود که بهره حلقه‌باز سیستم بی‌نهایت شود یا به عبارتی $|\beta H(j\omega)| = 1$ باشد. شرط دیگر نوسان این است که شیفت فاز حلقه 360° باشد، یعنی همان مقداری که باعث ایجاد فیدبک مثبت می‌شود. این دو شرط همان شرایط بارک‌هاوزن هستند [۸].



شکل ۱-۲ بلوک دیاگرام یک سیستم حلقه بسته

در یک تقسیم‌بندی ساده می‌توان نوسان‌سازها را به دو دسته‌ی تنظیم شده^۱ و تنظیم نشده^۲ تقسیم نمود. در مسیر فیدبک نوسان‌ساز تنظیم شده، مدار تنظیم‌کننده‌ای وجود دارد که فرکانس خروجی را تعیین می‌کند و سیگنال خروجی عموماً سینوسی است. در نوع تنظیم نشده از یک فیدبک غیرخطی استفاده شده و سیگنال خروجی معمولاً غیر سینوسی است. نوسان‌سازهای LC و کریستالی در گروه تنظیم شده و نوسان‌سازهای حلقوی و Relaxation در گروه تنظیم نشده قرار می‌گیرند. نوسان-سازهای LC ترکیب‌های متنوع و متعددی دارند که معماری و مشخصه‌های آنها بنا به نوع کاربرد مورد تقاضا بهینه می‌شود.

تانک LC ساده‌ترین نوع یک نوسان‌ساز تک دهانه‌ای است که از تشدید خازن و القاگر نوسان تولید می‌کند. اگر خازن و القاگر ایده‌آل باشند نوسان تولید شده نامیرا است، اما از آنجایی که در عمل هر دو قطعه دارای یک مقاومت نیز هستند، انرژی نوسان روی این مقاومت تلف شده و نوسان را میرا می‌کند. حال اگر یک مقاومت با مقدار منفی با مدار موازی شود نوسان نامیرا خواهد شد. رابطه فرکانس در تانک LC برابر با $\omega_0 = 1/\sqrt{LC}$ است. شکل ۲-۲ مدار یک نوسان‌ساز تانک LC را نشان می‌دهد.



شکل ۲-۲ نوسان‌ساز تانک LC متداول


اگر مقاومت منفی تانک LC با استفاده از عناصر فعال طراحی شود، ساختارهای مختلفی از

^۱ Tuned

^۲ Un-tuned

نوسان‌سازها خواهیم داشت. شکل ۳-۲ یک نوسان‌ساز هارتلی را نشان می‌دهد. در این نوسان‌ساز یک خازن در فیدبک منفی استفاده شده است [۹]. رابطه فرکانس نوسان عبارت است از :


$$\omega_0 = \frac{1}{\sqrt{(L_1+L_2)C}} , L_2/L_1 = g_m R \quad (1-2)$$



شکل ۳-۲ نوسان‌ساز هارتلی

نوسان‌ساز کولپیتس ساختار دیگری برای تولید مقاومت فعال منفی است. برخلاف هارتلی یک القاگر در فیدبک منفی قرار دارد [۹]. شکل ۴-۲ یک نوسان‌ساز کولپیتس را نشان می‌دهد. رابطه فرکانس خروجی نوسان‌ساز عبارت است از :


$$\omega_0 = \frac{1}{\sqrt{L(C_1 C_2 / (C_1 + C_2))}} , C_2 / C_1 = g_m R \quad (2-2)$$



شکل ۴-۲ نوسان‌ساز کولپیتس

یکی از ساختارهای متداول برای پیاده‌سازی نوسان‌سازهای LC استفاده از اتصال ضربدری

ترانزیستورهای PMOS و NMOS است که به ترتیب در شکل ۲-۵ (الف) و (ب) نشان داده شده است. اگر اتصال ضربداری ترانزیستورها را از نگاه تک دهانه‌ای بررسی کنیم، با فرض برابر بودن ترانسسانیی و جریان ترانزیستورها، مقاومت دیده شده در این اتصال، منفی و برابر با $-2/g_m$ است. رابطه‌ی فرکانس نوسان در این نوسان‌سازها نیز $\omega_0 = 1/\sqrt{LC}$ است.



شکل ۲-۵ (الف) نوسان‌ساز اتصال ضربداری LC با PMOS، (ب) نوسان‌ساز اتصال ضربداری LC با NMOS

همانطور که از ساختار نوسان‌سازهای تانک LC قابل دریافت است، برای بدست آوردن فرکانس‌های پایین در کاربردهای حسگرهای پزشکی، مقادیر بزرگی از القاگر و خازن مورد نیاز است و در نتیجه سطح زیادی هنگام پیاده‌سازی در تراشه اشغال خواهند کرد. بنابراین این دسته از نوسان‌سازها در کاربردهای مهندسی پزشکی مورد استفاده قرار نمی‌گیرند.

گروه دیگر، نوسان‌سازهای Relaxation هستند. یک نمونه از ساختارهای مورد استفاده در شکل


۲-۶ (الف) نشان داده شده است. تابع تبدیل حلقه‌باز این نوسان‌ساز بعد از تبدیل مدار قسمت (الف) به

فرم گسترده در دو طبقه با خازن‌های تبهگن در قسمت (ب) عبارت است از:

$$H(s) = \left[\frac{-g_m R C_A s}{(g_m + C_A s)(R C_D s + 1)} \right]^2 \quad (2-3)$$

که $C_A = 2C$ و $C_1 = C_2 = C_D$ و g_m ترانسسانیتری ترانزیستورها می‌باشد [۱۰].
 برای اینکه مدار در ω_0 نوسان کند، باید $H(j\omega_0) = 1$ و اختلاف فاز در تمام حلقه به 360° برسد. با
 برآورده نمودن شروط نوسان، می‌توان گفت:

$$\omega_0^2 = \frac{g_m}{RC_A C_D} \quad (4-2)$$




شکل ۶-۲ (الف) نوسان‌ساز RC Relaxation، (ب) نوسان‌ساز RC به صورت دو طبقه با خازن‌های تبهگن.

یک نوسان‌ساز Relaxation از طریق شارژ و دشارژ یک خازن توسط منبع جریان ثابت نوسان می‌کند. با توجه به کاربردی که نوسان‌ساز در آن استفاده شده است می‌توان اجزا و ساختارهای متفاوتی برای آن در نظر گرفت [۱۱] که مفهوم کلی عملیات تقریباً در تمام آن‌ها یکسان است. در شکل ۷-۲ بلوک دیاگرام مفهومی یک نوسان‌ساز Relaxation نشان داده شده است [۱۲]. در این نوسان‌ساز منابع جریان، جریان‌های $I_{refP} = I_{refN} = I_c$ را برای شارژ و دشارژ خازن تولید می‌کند. دو مقایسه‌کننده مقدار ولتاژ خازن را با V_{Min} و V_{Max} مقایسه کرده و بسته به میزان ولتاژ خازن، ولتاژ خروجی یکی از مقایسه‌کننده‌ها یک شده و به لچ SR اعمال می‌شود. به این ترتیب خازن شارژ و دشارژ می‌شود. در نتیجه فرکانس نوسان را می‌توان با عبارت (۵-۲) نشان داد.

$$\omega_0 = \frac{I_C}{2C(V_{\max} - V_{\min})} \quad (5-2)$$

که I_C جریان خازن C ، V_{\max} ولتاژ حد بالا و V_{\min} ولتاژ حد پایین است و با توجه به مشخصه‌های مورد نظر مدار، طراحی و مقداردهی می‌شوند. از این رابطه می‌توان دریافت که با انتخاب جریانی از مرتبه چندصد نانوآمپر و خازنی با ظرفیت چند پیکوفاراد می‌توان به فرکانس‌هایی از مرتبه کیلوهرتز دست پیدا کرد. علاوه بر آن نکته مهم جهت پایداری نوسان با دما تامین جریان و ولتاژهایی است که نسبت به دما، فرایند و سایر ملاحظات طراحی جبران‌سازی شده باشد.



شکل ۲-۷ بلوک دیاگرام مفهومی یک نوسان‌ساز Relaxation [۱۲]


۲-۳ نوسان‌ساز حلقوی

به تعداد فردی طبقه‌ی تاخیر^۱ که به صورت متوالی در یک حلقه‌ی بسته به هم متصل شده‌اند، نوسان‌ساز حلقوی گفته می‌شود. به دلیل امکان مجتمع‌سازی خوبی که در این نوع نوسان‌ساز وجود دارد در ترکیب ساخت بسیاری از سیستم‌های دیجیتال و مخابرات به کار برده می‌شود. مانند سایر نوسان‌سازها، نوسان‌سازهای حلقوی نیز در طراحی نوسان‌سازهای کنترل شونده با ولتاژ [۱۳، ۱۴] و کنترل شونده با جریان [۱۵، ۱۶] مورد استفاده قرار می‌گیرند. کاربردهایی مانند بازیابی کلاک در ارتباط

^۱ Delay Stage


سریال [۱۷، ۱۸]، توزیع کلاک روی تراشه [۱۹] و سنتزکننده‌های فرکانسی [۱۳، ۱۴] از نوسان‌سازهای حلقوی در ساختار خود استفاده نموده‌اند.

هر طبقه‌ی تاخیر در زنجیره‌ی نوسان‌ساز حلقوی شامل یک وارون‌کننده می‌باشد. اساسی‌ترین عنصر مدارهای دیجیتال استاتیک CMOS، یک وارون‌کننده‌ی CMOS است [۲۰]. یک وارون‌کننده متشکل از دو ترانزیستور NMOS و PMOS، در شکل ۸-۲ نشان داده شده است.



شکل ۸-۲ مدار یک وارون‌کننده

منحنی مشخصه‌ی این وارون‌کننده در شکل ۹-۲ آمده است که در آن ترتیب وضعیت روشن و خاموش بودن ترانزیستورهای NMOS و PMOS نشان داده شده است. برای داشتن بهترین حاشیه نویز، طراحی ابعاد ترانزیستورها باید به گونه‌ای باشد که منحنی مشخصه‌ی ورودی به خروجی متقارن بوده و یا ولتاژ نقطه کلیدزنی (آستانه‌ی کلیدزنی) V_M نصف ولتاژ تغذیه شود [۲۱]. جریان عبوری از ترانزیستورها مساوی و مقدار ولتاژ آستانه ترانزیستورهای NMOS و PMOS برابر فرض شده است. مولفه‌ی β نسبت ابعاد ترانزیستور PMOS به NMOS است؛ $\beta = \left(\frac{W}{L}\right)_{\text{pmos}} / \left(\frac{W}{L}\right)_{\text{nmos}}$ و در نقطه بهینه‌ی حاشیه نویز مقداری حدود ۳/۵ داراست. از آنجایی که تحرک پذیری حفره کمتر از تحرک پذیری الکترون بوده و در نتیجه چگالی جریان PMOS از NMOS کمتر است، برای برقراری شرط تقارن پهنای ترانزیستور PMOS حدود ۳/۵ برابر از NMOS انتخاب می‌شود [۲۰].



شکل ۹-۲ منحنی VTC وارون کننده استاتیک [۲۱]

برای اینکه حلقه‌ی شامل وارون کننده‌ها نوسان کند، به شیفت فازی به مقدار 2π و بهره‌ی ولتاژی به اندازه‌ی یک نیاز دارد. 180° به وسیله اختلاف فاز ناشی از فیدبک (درین ترانزیستور آخر با گیت ترانزیستور نخست) حاصل شده [۱۳] و باقیمانده‌ی شیفت فاز روی هر کدام از طبقه‌ها به اندازه π/N تقسیم می‌شود، به این معنا که برای ایجاد این اختلاف فاز به تعداد فردی از طبقه‌های تاخیر تک‌سر نیاز است. شکل ۲-۱۰ یک نوسان‌ساز حلقوی متشکل از پنج طبقه تاخیر تک‌سر را در دو وضعیت (الف) متشکل از گیت‌های NOT و (ب) مدار آنالوگ آن نشان می‌دهد. زمان تاخیر صعود و نزول و فرکانس نوسان یک نوسان‌ساز حلقوی تک‌سر در رابطه‌های زیر نشان داده شده است [۲۱].


$$t_{PD_rise} = \frac{C_{load} \cdot V_M}{I_{source}} \quad (۶-۲)$$

$$t_{PD_fall} = \frac{C_{load} \cdot (V_{DD} - V_M)}{I_{source}} \quad (۷-۲)$$

$$f_{osc} = \frac{1}{N \cdot (t_{PD_rise} + t_{PD_fall})} = \frac{I_{source}}{N \cdot C_{load} \cdot V_{DD}} \quad (۸-۲)$$


که I_{source} جریان تغذیه زنجیره وارون کننده، V_M ولتاژ نقطه‌ی کلیدزنی، C_{load} خازن دیده شده از گره خروجی و N تعداد طبقه‌ها در نوسان‌ساز می‌باشند. از رابطه (۵-۲) می‌توان دریافت که فرکانس یک نوسان‌ساز حلقوی با تعداد طبقه‌های وارون کننده ارتباط معکوس و رابطه‌ی مستقیم با جریان I_{source}

دارد. در نتیجه پایداری I_{source} با دما در پایداری فرکانس خروجی تاثیر بسیاری خواهد داشت.




شکل ۲-۱۰ نوسان ساز حلقوی متشکل از (الف) پنج طبقه گیت NOT ، (ب) مدار آنالوگ وارون کننده

نوع دیگری از طبقه‌های تاخیر به نام وارون کننده‌های دیفرانسیلی نیز برای ساخت نوسان ساز حلقوی مورد استفاده قرار می‌گیرند که در صورت به کار بردن این نوع، می‌توان تعدادی زوج از وارون کننده‌ها را برای طراحی نوسان ساز حلقوی در کنار هم قرار داد [۲۲]. شکل ۲-۱۱ یک نوسان ساز حلقوی دیفرانسیلی و شکل ۲-۱۲ نیز مدار داخلی یک طبقه تاخیر دیفرانسیلی را نشان می‌دهد.




شکل ۲-۱۱ نوسان ساز حلقوی دیفرانسیلی [۲۲]



شکل ۲-۱۲ طبقه تاخیر دیفرانسیلی

ساختار دیگری از طبقه‌ی تاخیر به نام وارون‌کننده‌ی Current Starved نیز در طراحی نوسان‌سازهای حلقوی مورد استفاده قرار می‌گیرد [۲۳]. با توجه به بررسی‌های انجام شده [۲۴]، می‌توان گفت به طور کلی نویز فاز در نوسان‌ساز دیفرانسیلی دارای کمترین مقدار و در وارون‌کننده‌ی ساده بیشترین مقدار را داشته است. نویز فاز نوسان‌ساز حلقوی شامل وارون‌کننده‌های Current Starved در مقایسه با مقدار نویز فاز در وارون‌کننده‌ی ساده کمتر و بیشتر از نویز فاز نوسان‌ساز متشکل از طبقه‌های تاخیر دیفرانسیلی است. در شکل ۲-۱۳ یک وارون‌کننده Current Starved نشان داده شده است.



شکل ۲-۱۳ وارون‌کننده‌ی Current Starved

با توجه به اینکه رفتار فرکانس خروجی این نوسان‌سازها نسبت به دما، وابسته به رفتار پارامترهای ترانزیستور و جریان نوسان‌ساز به دما است، پس جهت جبران‌سازی دمایی نوسان‌سازهای حلقوی نیازمند جریانی هستیم که رفتار دمایی آن‌ها از پیش تعیین شده باشد. بنابراین در ادامه به معرفی انواع جریان و ولتاژ مستقل و وابسته به دما خواهیم پرداخت.

۴-۲ مراجع ولتاژ بندگپ

انرژی شکاف باند یا بندگپ مقدار انرژی است که یک الکترون به آن نیاز دارد تا از باند ظرفیت به باند هدایت انتقال پیدا کند. انرژی بندگپ نیمه‌هادی‌ها با افزایش دما کاهش می‌یابد. این اثر با ضریب انبساط^۱ خطی یک ماده سنجیده می‌شود. افزایش فضای درون‌اتمی پتانسیل الکترون‌ها در ماده را کاهش داده که موجب کاهش اندازه انرژی بندگپ می‌شود. رابطه‌ی انرژی بندگپ با دما که در شرایط آزمایشگاه اندازه‌گیری شده است، در عبارت (۹-۲) آمده است. مقادیر E_{g0} ، α و β نیز برای نیمه‌هادی‌های ژرمانیوم، سیلیکون و گالیوم آرسناید در جدول ۲-۱ آورده شده است.

$$E_g(T) = E_{g0} - \frac{\alpha T^2}{T + \beta} \quad (9-2)$$

جدول ۲-۱ ضرایب رابطه انرژی بندگپ برای ژرمانیوم، سیلیکون، گالیوم آرسناید [۲۵]

	Germanium	Silicon	GaAs
$E_g(0)[eV]$	۰٫۷۴۳۷	۱٫۱۶۶	۱٫۵۱۹
$\alpha[eV/K]$	۰٫۰۰۰۴۷۷	۰٫۰۰۰۴۷۳	۰٫۰۰۰۵۴۱
$\beta[K]$	۲۳۵	۶۳۶	۲۰۴

^۱ Expansion Coefficient

در بازه دمایی 40°C تا 200°C با درصد خطایی در حد $\pm 1/5 \text{ meV}$ ، رابطه‌ی (۲-۹) را می‌توان به صورت خطی هم بیان نمود. در عبارت (۲-۱۰) رابطه‌ی انرژی بندگپ نسبت به دما نشان داده شده است.

$$E_g = E_{g0} - mT = 1.20585 - 2.745 \times 10^{-4}T \quad (10-2)$$

در نتیجه به طور تقریبی می‌توان گفت در دمای صفر کلون مقدار انرژی مورد نیاز الکترون برای پرش از باند انرژی ظرفیت به باند هدایت به مقدار $1/20585$ الکترون ولت است. به دلیل اینکه مقدار ولتاژ مرجع در مراجع ولتاژ بندگپ ضریبی از انرژی شکاف باند سیلیکون است، به آن‌ها مرجع ولتاژ بندگپ گفته می‌شود.

ارائه مدار مرجع بندگپ در سال ۱۹۷۱ توسط ویدلر نقطه عطفی در طراحی و ساخت مراجع ولتاژ بوجود آورد [۲۶]. این طرح نخستین مدار مرجع تجاری بود که عدد نویز و عملکرد بهتری از دیود زنر داشت. ایده‌ی ویدلر مبتنی بر ترانزیستورهای BJT است که از ضریب حرارتی منفی ولتاژ بیس-امیتر یک ترانزیستور به اضافه‌ی ضریب حرارتی مثبت اختلاف ولتاژ بیس-امیتر دو ترانزیستور با چگالی جریان‌های متفاوت یک مرجع ولتاژ با ضریب حرارتی صفر تولید می‌کند. مقدار ولتاژ مرجع در این مدار به اندازه $1/205$ الکترون ولت یعنی مقدار انرژی شکاف باند سیلیکون است. کارل کویچک دو سال بعد مداری شامل یک تقویت کننده عملیاتی، یک ورق نازک متشکل از شبکه مقاومتی، هشت جفت دیودی، یک طبقه مدار قبل از تقویت کننده و یک امیتر فالوئر ارائه نمود [۲۷]. مرجع دقیقی که مقدار ولتاژ مرجع $9/88$ ولت را تولید می‌کرد و مستقل از دما بود. در [۲۸] مرجع ولتاژ بندگپ CMOS با مقدار توان مصرفی در حد میکرووات ارائه گردید که در آن از ترانزیستورهای MOS در ناحیه زیرآستانه به همراه ترانزیستورهای BJT به کار گرفته شده است. همچنین مقدار ولتاژ مرجع بدست آمده به خوبی مستقل از مشخصه‌های هندسی ترانزیستورها، نسبت مقاومت‌ها و مقدار شیب n در ناحیه وارونگی ضعیف ترانزیستور است. در سال ۱۹۹۹ بانبا و همکاران نخستین مدار مرجع ولتاژ CMOS را که با منبع تغذیه

زیر یک ولت عملکرد خوبی داشت ارائه نمودند [۲۹]. ایده این طرح ایجاد مرجع ولتاژ با استفاده از ترکیب دو جریان بود که یکی از آنها دارای نسبتی از ولتاژ دو سر دیود و دیگری دارای نسبتی از ولتاژ حرارتی V_T است. با کپی شدن مجموع این دو جریان روی یک مقاومت با استفاده از آینه‌ی جریان، ولتاژ مرجعی به مقدار ۵۱۵ میلی‌ولت بدست آمد که نسبت به تغییر ولتاژ تغذیه و دما رفتار خوبی نشان داد.

۲-۵ وابستگی‌های دمایی مولفه‌های مهم ترانزیستور

طراحی مدارهای مرجع نه تنها به تکنولوژی و فرایند ساخت مرتبط است بلکه به نوع کاربرد آن هم بستگی دارد. همانطور که ملاحظات بیشتری جهت افزایش پایداری و دقت در کاربردهای مختلف در نظر گرفته می‌شود، پیچیدگی مدار در راستای جبران اثر انحراف دمایی در مرتبه‌های اول، دوم و حتی سوم زیاد می‌شود. فارغ از درصد پیچیدگی، همه‌ی مدارهای مرجع از ویژگی‌ها و عناصر بنیادی مشترکی برخوردارند. ولتاژ بیس-امیتر ترانزیستور BJT یکی از عناصر مشترک در بیشتر مدارهای جبران-ساز است. یکی دیگر از مولفه‌هایی که در طراحی مدارهای جبران‌ساز مورد استفاده قرار می‌گیرد، ولتاژ آستانه ترانزیستورهای MOS است.

در ادامه قبل از معرفی وابستگی‌های دمایی مولفه‌های مهم به تعریف رابطه ضریب حرارتی پرداخته خواهد شد. سپس ضرایب حرارتی ولتاژ بیس-امیتر ترانزیستور BJT که به وسیله‌ی جریان کلکتور بایاس شده است، بیان شده و در ادامه وابستگی دمایی اختلاف ولتاژ بیس-امیتر دو ترانزیستور BJT بررسی می‌شود. در آخر ولتاژ آستانه ترانزیستور MOS مورد بحث قرار خواهد گرفت.

۲-۵-۱ ضریب حرارتی یک کمیت مرجع

قبل از توضیح وابستگی کمیت‌های مختلف، توضیح مفهوم ضریب حرارتی یک متغیر یا به

اختصار TC^۱ ضروری به نظر می‌رسد. مقدار این کمیت نشان‌دهنده‌ی میزان پایداری متغیر مورد نظر مانند ولتاژ یا جریان نسبت به دما است. کمتر بودن مقدار این ضریب، نشان از پایداری حرارتی بیشتر دارد. به طور کلی ضریب حرارتی یک کمیت مرجع را می‌توان به شکل رابطه (۱۱-۲) تعریف کرد:

$$TC(\text{Reference}) = \frac{1}{\text{Reference}} \cdot \frac{\partial \text{Reference}}{\partial \text{Temperature}} \quad (11-2)$$

معمولاً این ضریب در 10^6 ضرب شده و با واحد $\text{ppm}/^\circ\text{C}$ ^۲ نشان داده می‌شود. همچنین با ضرب عدد به دست آمده از رابطه (۱۱-۲) در ۱۰۰، درصد تغییرات حاصل می‌گردد. از رابطه (۱۲-۲) برای بدست آوردن ضریب حرارتی فرکانس نوسان‌ساز استفاده می‌شود.

$$TC = \frac{1}{f_{\text{central}}} \left[\frac{f_{\text{max}} - f_{\text{min}}}{T_{\text{max}} - T_{\text{min}}} \right] \times 10^6 \quad (12-2)$$

۲-۵-۲ وابستگی دمایی ولتاژ بیس-امیتر

جریان کلکتور یک ترانزیستور دوقطبی npn با ولتاژ بیس-امیتر آن رابطه‌ای نمایی دارد [۳۰] که عبارت است از:

$$I_C = I_S \exp\left(\frac{V_{BE}}{nV_T}\right) \quad (13-2)$$

از رابطه (۱۳-۲) ولتاژ بیس-امیتر را به این صورت می‌توان بدست آورد :

$$V_{BE} = V_T \ln\left(\frac{I_C}{I_S}\right) = \frac{kT}{q} \ln\left(\frac{I_C}{J_S A}\right) \quad (14-2)$$

که I_C جریان کلکتور، I_S جریان اشباع ترانزیستور، J_S چگالی جریان ترانزیستور، A سطح امیتر، k ثابت

^۱ Temperature Coefficient

^۲ Part Per Million Per Degree

بولتزمن، q بار یک الکترون، T متغیر دما و V_T ولتاژ حرارتی است که در دمای اتاق ۲۶ میلی‌ولت می‌باشد. با توجه به اینکه جریان اشباع ترانزیستور متشکل از پارامترهایی است که برخی از آن‌ها دارای وابستگی‌های مستقیم و یا معکوس با دما هستند، جهت بررسی ولتاژ بیس-امیتر از منظر دقیق‌تر، در رابطه‌ی (۱۵-۲) مولفه‌های دمایی آن نشان داده شده‌اند [۳۱]:

$$V_{BE} = V_{g0} - \frac{T}{T_r} [V_{g0} - V_{BE}(T_r)] - [(4 - m) - x] V_T \ln \left(\frac{T}{T_r} \right) \quad (15-2)$$

که در این رابطه T متغیر دما و T_r دمای مرجع است که معمولاً $300^\circ K$ در نظر گرفته می‌شود، V_{g0} مقدار ولتاژ پیوند PN در دمای صفر کلوین است و برابر با E_{g0}/q می‌باشد. مقدار m وابسته به فرایند ساخت بوده و در انواع تکنولوژی‌های افزاره‌های نیمه‌هادی متفاوت است. همچنین x کمیتی حقیقی است که با توجه به هدف طراحی و نوع جبران‌سازی انتخاب می‌گردد. عبارت (۱۵-۲) نشان می‌دهد که وابستگی دمایی ولتاژ بیس-امیتر شامل سه جمله است، اگر $x = 4 - m$ انتخاب شود جمله‌ی سوم عبارت (۱۵-۲) حذف می‌شود و رابطه‌ی شامل دو بخش اول عبارت است از:

$$V_{BE} \approx V_{g0} - \frac{T}{T_r} [V_{g0} - V_{BE}(T_r)] \quad (16-2)$$


که از این رابطه برای تقریب مرتبه اول در طراحی استفاده می‌شود.

۳-۵-۲ وابستگی دمایی اختلاف دو ولتاژ بیس-امیتر

با توجه به قسمت (الف) شکل ۱۵-۲ [۳۱]، برای محاسبه‌ی ضریب دمایی اختلاف دو ولتاژ بیس-امیتر، فرض شده است که ترانزیستورهای Q_1 و Q_2 یکسان بوده و دارای جریان‌های بایاس برابر باشند، با توجه به رابطه‌ی (۱۴-۲) می‌توان گفت:

$$V_{PTAT} = V_{BE1} - V_{BE2} = V_T \ln \left(\frac{I_{C1} A_2 J_s}{A_1 J_s I_{C2}} \right) = \frac{kT}{q} \ln \left(\frac{A_2}{A_1} \right) \quad (17-2)$$

در بسیاری از طراحی‌ها ترانزیستور Q_2 را به صورت ترکیب موازی از N ترانزیستور مشابه Q_1 پیاده‌سازی



شکل ۲-۱۵ تولید ولتاژ PTAT

نموده (شکل ۲-۱۵ (ب)) و از جریان بیس صرف نظر می‌شود. در این صورت مقدار عبارت $\ln(A_2/A_1) = \ln N$ و در نتیجه ولتاژ PTAT به این شکل قابل بازنویسی است:

$$V_{PTAT} = V_T \ln N = \left(\frac{kT}{q}\right) \ln N \quad (۱۸-۲)$$

از این رو مدار قسمت (ب) شکل ۲-۱۵ ولتاژی تولید می‌کند که با تغییر دما رابطه مستقیم دارد. این ساختار رایج‌ترین ساختار برای تولید ولتاژ PTAT است.

۲-۵-۴ وابستگی دمایی ولتاژ آستانه‌ی ترانزیستور MOS

یکی از پارامترهای دیگر ترانزیستورها که وابسته به دما می‌باشد، ولتاژ آستانه ترانزیستورهای MOS است. ولتاژ آستانه‌ی ترانزیستور MOS به صورت زیر تعریف می‌شود [۳۰]:

$$V_{TH} = \phi_{ms} \pm \frac{Q_{SS}}{C_{ox}} + 2\phi_F + \Delta V_T(N_i, d_i) \pm \quad (۱۹-۲)$$

$$\gamma(N_s, t_{ox}, L, W) \sqrt{2\phi_F + V_0 + |V_{SB}|}$$

که علامت مثبت مربوط به ترانزیستور NMOS و علامت منفی مربوط به ترانزیستور PMOS است. ϕ_{ms} اختلاف تابع کار فلز-نیمه‌هادی (گیت-نیمه‌هادی)، Q_{ss} چگالی بار حالت سطح نیمه‌هادی در واحد سطح، ϕ_F پتانسیل فرمی بستر، $\Delta V_T(N_i, d_i)$ تغییر ولتاژ آستانه به علت حامل‌های کاشته‌شده در کانال N_i و عمق آن d_i است. γ نیز ثابت اثر بدنه است که به میزان تزریق حامل‌ها در بستر N_s ، ضخامت اکسید گیت t_{ox} ، طول کانال L و عرض کانال W وابسته است. V_0 تابعی از N_s ، N_i و d_i بوده و ترم اصلاح‌کننده مرتبط با تغییر ولتاژ آستانه ناشی از تغییر حامل‌های کاشته‌شده در کانال می‌باشد. در افزاره‌های افزایشی با تغییر میزان یون‌های کاشته‌شده‌ی مشابه بستر به مقدار ΔV_T ، V_0 علامتی مخالف ϕ_F دارد. اصلی‌ترین عامل ایجاد تغییر ولتاژ آستانه با دما پتانسیل فرمی ϕ_F و اختلاف تابع کار گیت-نیمه‌هادی ϕ_{ms} است. پتانسیل فرمی نیز عبارت است از [۳۰]:

$$\phi_F(T) = \pm \frac{kT}{q} \ln \left(\frac{n_c}{n_i(T)} \right) \quad (20-2)$$

که n_c غلظت حامل‌های اقلیت و n_i غلظت حامل‌های ذاتی است و چگالی حامل‌های اقلیت در نیمه‌هادی نوع n از جنس اتم‌های دهنده N_D و در نیمه‌هادی نوع p از جنس پذیرنده N_A می‌باشد. برای یک گیت سیلیکونی که با حامل‌هایی مخالف نیمه‌هادی بستر تزریق شده است، پتانسیل اتصال به وسیله‌ی رابطه‌ی یک نیمه‌هادی نوع $p-n$ قابل تعریف است. پس برای یک گیت تزریق شده با حامل‌های نوع n ، تابع کار گیت-نیمه‌هادی عبارت است از [۳۲]:

$$\phi_{ms}(T) = \begin{cases} -\frac{kT}{q} \ln(N_s N_p / n_i^2) & \text{(NMOS)} \\ -\frac{kT}{q} \ln(N_s / N_p) & \text{(PMOS)} \end{cases} \quad (21-2)$$

که N_s غلظت حامل‌ها در نیمه‌هادی و N_p غلظت حامل‌ها در گیت پلی‌سیلیکونی است. اگر از رابطه‌ی (۱۹-۲) با در نظر داشتن این مسئله که مولفه‌های اصلی وابستگی دمایی ولتاژ آستانه ترانزیستور MOS پتانسیل فرمی ϕ_F و تابع کار گیت-نیمه‌هادی ϕ_{ms} است، نسبت به دما مشتق گرفته شود ضریب حرارتی

ولتاژ آستانه αV_T عبارت است از:

$$|\alpha V_T| = \left| \frac{\partial V_{TH}}{\partial T} \right| = \left| \frac{\partial \phi_{ms}}{\partial T} + 2 \frac{\partial \phi_F}{\partial T} + \frac{\gamma}{\sqrt{2\phi_F + V_0 + |V_{SB}|}} \frac{\partial \phi_F}{\partial T} \right| \quad (22-2)$$

برای گیت تزریق شده با حامل‌های n، مشتق تابع کار گیت-نیمه‌هادی می‌توان گفت:

$$\frac{\partial \phi_{ms}}{\partial T} = \frac{1}{T} \left(\phi_{ms} + V_{g0} + \frac{3kT}{q} \right) \quad (23-2)$$

و مشتق پتانسیل فرمی نسبت به دما نیز عبارت است از:

$$\frac{\partial \phi_F}{\partial T} = \frac{1}{T} \left(\phi_F - \left(\frac{V_{g0}}{2} + \frac{3kT}{2q} \right) \right) \quad (24-2)$$

بنابراین می‌توان ضریب حرارتی ولتاژ آستانه را در رابطه (25-2) بدست آورد:

$$|\alpha V_T| = \left| \frac{\partial V_{TH}}{\partial T} \right| = \left| \frac{\phi_{ms}}{T} + 2 \frac{\phi_F}{T} + \frac{\gamma}{\sqrt{2\phi_F + V_0 + |V_{SB}|}} \right| \quad (25-2)$$

با توجه به رابطه (23-2)، مشتق تابع کار گیت-نیمه‌هادی، در عمل و در محدوده‌ی دمایی ۲۰۰ تا ۴۰۰ درجه کلونین تغییرات ضعیفی نسبت به دما نشان می‌دهد. در این بازه‌ی دمایی ولتاژ آستانه کاهش‌ی نسبتاً خطی با دما دارد [۳۲]. ولتاژ آستانه‌ی ترانزیستور MOS را به صورت تابعی از دما با استفاده از رابطه‌ی (26-2) نشان می‌دهند:

$$V_{TH}(T) = V_{TH}(T_0) + \alpha_{VT}(T - T_0) \quad (26-2)$$

که α_{VT} مقداری منفی و تقریباً ثابت است و مقدار دقیق آن به فرایند ساخت تکنولوژی بستگی داشته و نسبت به دما تغییراتی برابر $1 \text{ mV}/^\circ\text{C}$ تا $4 \text{ mV}/^\circ\text{C}$ دارد [۳۳]. در تکنولوژی CMOS مدرن این رقم نزدیک به $0.8 \text{ mV}/^\circ\text{C}$ است. اگرچه α_{VT} ثابت فرض می‌شود اما مولفه‌هایی روی آن تاثیرگذار هستند [۳۴]. همانطور که رابطه‌ی (25-2) نشان می‌دهد مقدار $|\alpha_{VT}|$ به مقدار $|V_{SB}|$ وابسته است.

هرچه ولتاژ بایاس روی $|V_{SB}|$ بیشتر باشد مقدار $|\alpha_{VT}|$ کوچکتر خواهد بود و طول کانال ترانزیستور نیز روی $|\alpha_{VT}|$ موثر است. برای ترانزیستورهای طول کوتاه $|\alpha_{VT}|$ کمتر است. به این دلیل که بخشی از بارهای ناحیه‌ی تخلیه که در تشکیل کانال نقش دارند به جای گیت، از سورس و درین هم تخلیه می‌شوند. این اثر منجر به کاهش γ یا اثر بدنه شده که موجب کاهش $|\alpha_{VT}|$ نیز خواهد شد. پهنای ترانزیستور نیز روی رفتار دمایی آن موثر است، افزاره باریک‌تر دارای اثر بدنه‌ی بیشتری است و در نتیجه $|\alpha_{VT}|$ را افزایش خواهد داد [۳۴]. با توجه به نکاتی که در مورد وابستگی دمایی پارامترهای ترانزیستور بیان شد، اکنون به بررسی انواع مراجع جریان پرداخته می‌شود.

۲-۶ مراجع جریان


منابع جریان بخشی ضروری از اجزای مدارهای آنالوگ و دیجیتال است. تقویت‌کننده‌ها، حلقه‌های قفل فاز، نوسان‌سازها تعدادی از کاربردهایی است که از منابع جریان استفاده می‌کنند. در رابطه‌ی فرکانس نوسان‌ساز حلقوی مشاهده شد که فرکانس نوسان رابطه‌ی مستقیم با جریان بایاس حلقه دارد، در نتیجه عملکرد منبع جریانی که جریان بایاس را تولید می‌کند روی عملکرد نوسان‌ساز موثر خواهد بود. یعنی نحوه‌ی تغییر آن با مولفه‌هایی مانند دما، نویز، فرایند ساخت و تغییرات منبع تغذیه روی فرکانس نوسان تاثیر خواهد داشت. از آنجایی که پایداری دمایی نوسان‌ساز حلقوی مورد بررسی است، در ادامه سه نوع متداول از منابع جریان PTAT، CTAT و مستقل از دما معرفی خواهد شد.

۲-۶-۱ مرجع جریان PTAT^۱

مفهوم PTAT بودن یک کمیت به معنای داشتن رابطه‌ی مستقیم با دما برای آن کمیت است. پس در منبع جریان PTAT، جریان مرجع با دما دارای نسبت خطی و مستقیم است. به عبارتی با

^۱ Proportional to absolute temperature

افزایش دما، جریان هم افزایش می‌یابد. با اعمال یک ولتاژ PTAT روی یک مقاومت امکان تولید این نوع جریان وجود دارد. در شکل (۲-۱۶) یک ساختار تولیدکننده‌ی مرجع جریان PTAT با استفاده از تقویت کننده‌ی عملیاتی نشان داده شده است [۳۵].



شکل ۲-۱۶ مرجع جریان PTAT

با توجه به رابطه‌های (۲-۱۴) و (۲-۱۷) اختلاف ولتاژ میان V_{EB2} و V_{EB1} در شکل ۲-۱۶ به صورت رابطه‌ی (۲-۲۷) قابل محاسبه است:

$$V_{EB1} - V_{EB2} = V_T \ln \left(\frac{I_{C1} J_S A_2}{J_S A_1 I_{C2}} \right) = \frac{kT}{q} \ln \left(\frac{I_{C1} A_2}{A_1 I_{C2}} \right) \quad (2-27)$$

که I_{C1} و I_{C2} جریان‌های کلکتور ترانزیستورهای Q_1 و Q_2 هستند. از رابطه (۲-۲۷) می‌توان دریافت اختلاف ولتاژ بیس-امیتر دو ترانزیستور با دما (T) نسبت مستقیم دارد. مزیت استفاده از این ساختار تولیدکننده‌ی جریان PTAT این است که در تقریب درجه یک، مستقل از منبع تغذیه است. اگرچه استفاده از تقویت کننده عملیاتی موجب افزایش مصرف توان خواهد شد.

در این ساختار، آپامپ ولتاژ هر دو گره‌ی A و B را در مقدار V_{EB2} یکسان نگه می‌دارد. با

استفاده از رابطه‌ی (۲-۲۷) می‌توان نوشت :

$$IR = V_{EB1} - V_{EB2} = \frac{kT}{q} \ln \left(\frac{I_{C1} A_2}{A_1 I_{C2}} \right) \quad (28-2)$$


در نتیجه با توجه به یکسان بودن ابعاد M_1 و M_2 جریان آینه شده در ترانزیستور M_3 یک جریان PTAT با رابطه‌ی (۲۹-۲) خواهد بود :

$$I_{PTAT} = \frac{kT}{qR} \frac{(w/l)_3}{(w/l)_2} \ln n \quad , \quad (n = \frac{A_{E1}}{A_{E2}}) \quad (29-2)$$

البته می‌توان از یک منبع جریان کسکود هم بجای تقویت کننده عملیاتی و ترانزیستورهای M_1 و M_2 استفاده نمود [۳۶].

جریان PTAT را با استفاده از ترانزیستورهای ماسفت نیز می‌توان پیاده‌سازی کرد [۳۵]. شکل

۱۷-۲ یکی از مدارهایی که با استفاده از ترانزیستورهای ماسفت این جریان را تولید می‌کند، نشان می‌دهد.



شکل ۱۷-۲ مرجع جریان PTAT با استفاده از ترانزیستورهای MOS

آینه جریانی با ضریب یک در تمام شاخه‌ها جریانی مساوی را تولید می‌کند. اگر یک KVL در حلقه‌ی پایین مدار بنویسیم خواهیم داشت :

$$IR = V_{GS1} - V_{GS2} \quad (30-2)$$

در نتیجه جریان PTAT برابر است با :

$$I_{PTAT} = I = \frac{V_{GS1} - V_{GS2}}{R} \quad (31-2)$$

قابل ذکر است که M_1 و M_2 در ناحیهی زیرآستانه می‌توانند جریان PTAT تولید کنند که در ادامه رابطه‌ی جریان تولید شده بررسی خواهد شد. در ناحیه زیرآستانه، ترانزیستور MOS مانند یک ترانزیستور دوقطبی عمل کرده و جریان درین به صورت نمایی با ولتاژ V_{GS} تغییر می‌کند. ولتاژ V_{GS} یک ترانزیستور MOS در ناحیهی زیرآستانه را می‌توان به صورت زیر نوشت [37]:

$$V_{GS} = \eta V_T \ln\left(\frac{I_D}{\left(\frac{W}{L}\right)I_t}\right) + V_{TH} - \eta V_T \ln\left(1 - e^{-\frac{V_{DS}}{V_T}}\right) \quad (32-2)$$

که η و I_t مولفه‌هایی وابسته به فرایند ساخت هستند، $\frac{W}{L}$ نسبت پهنا به طول ترانزیستور و V_{DS} ولتاژ درین-سورس است. مادامی که V_{DS} سه تا چهار برابر ولتاژ حرارتی باشد، می‌توان از بخش دوم رابطه (32-2) صرف‌نظر کرد، در نتیجه :

$$V_{GS} = \eta V_T \ln\left(\frac{I_D}{\left(\frac{W}{L}\right)I_t}\right) + V_{TH} \quad (33-2)$$

حال با جایگزین کردن رابطه (33-2) در (31-2) رابطه نهایی جریان PTAT بدست می‌آید :


$$I_{PTAT} = \frac{\eta V_T}{R} \ln\left(\frac{(W/L)_2}{(W/L)_1}\right) \quad (34-2)$$

از رابطه (34-2) می‌توان دریافت که جریان با دما نسبت مستقیم دارد. یکی از معایب این مدار با ترانزیستورهای M_1 و M_2 در زیرآستانه، محدودیت بازه دمایی است. در دماهای بالا پدیده‌ی جریان‌های نشتی عملکرد مدار را دچار مشکل می‌کنند. جریان‌های نشتی به دلیل حرکت حامل‌های

بار از درین به سورس حتی در غیاب ولتاژ گیت، ایجاد می‌شوند و به آن جریان خاموشی هم گفته می‌شود. این جریان با دما رابطه مستقیم داشته و با افزایش دما افزایش پیدا می‌کنند [۳۸, ۳۹].

۲-۶-۲ مرجع جریان^۱ CTAT

مفهوم CTAT به معنای داشتن رابطه معکوس نسبت به دما است. یکی از روش‌های ساده‌ای که برای تولید این نوع جریان به ذهن می‌رسد، قراردادن ولتاژ CTAT در دو سر یک مقاومت است. از [۳۰]، [۳۳]، [۳۶] می‌دانیم که ضرایب حرارتی ولتاژ بیس-امیتر ترانزیستور BJT و ولتاژ آستانه ترانزیستور MOS با دما نسبت عکس دارند و می‌توان از آنها برای تولید جریان CTAT استفاده نمود. مدار شکل (۲-۱۸) یکی از روش‌های پیاده‌سازی را نشان می‌دهد [۳۵].



شکل ۲-۱۸ مرجع جریان CTAT با استفاده از V_{BE}


در این مدار آپامپ ولتاژ گره‌های A و B را برابر با V_{EB1} نگه می‌دارد و ترانزیستور M_3 جریان شاخه مقاومت R (درین M_2) را کپی می‌کند. رابطه جریان در این مدار عبارت است از:

^۱ Complementary to absolute temperature

$$I_{CTAT} = \frac{V_{EB}}{R} \quad (35-2)$$

از آنجایی که مقدار ضریب دمایی ولتاژ بیس-امیتر در دمای اتاق برابر با $2/2 \text{ mV}/^\circ\text{C}$ است [40]، تولید جریان CTAT تضمین می‌شود.

ولتاژ آستانه ترانزیستور MOS نمونه‌ای دیگر از ولتاژهایی است که ضریب دمایی منفی دارد و می‌توان از آن در طراحی مدار مرجع جریان CTAT استفاده نمود. در شکل ۱۹-۲ مدار نشان داده شده است که در آن ولتاژ آستانه ترانزیستور PMOS، $|V_{THp}|$ برای این منظور استفاده شده است [41] و استخراج ولتاژ $|V_{THp}|$ توسط ترانزیستورهای M_2 و M_3 انجام می‌شود [42].



شکل ۱۹-۲ مرجع جریان CTAT با استفاده از $|V_{THp}|$ [41]

با فرض برابر بودن ولتاژ $|V_{THp}|$ تمامی ترانزیستورهای PMOS، می‌توان برای ولتاژ درین-

سورس M_1 نوشت:

$$V_{SD1} = V_{SG1} - V_{SD2} \quad (36-2)$$

در این ساختار M_3 همواره در ناحیه اشباع و M_2 در ناحیه خطی است و V_{SD2} به شکل زیر بیان می‌شود [۴۳]:

$$V_{SD2} = \sqrt{2I} \left(\sqrt{\frac{1}{K_3} + \frac{3}{K_2}} - \sqrt{\frac{1}{K_3}} \right) \quad (۳۷-۲)$$

که در آن $i=1,2,3$ و $K_i = \mu_p C_{ox} (W/L)_i$ می‌باشد. ابعاد ترانزیستور M_1 نیز می‌بایست سه برابر ترانزیستورهای M_2 و M_3 انتخاب شده و به عبارتی $K_2 = K_3 = K_1/3$ باشد. حال با جایگزین کردن (۳۷-۲) در (۳۶-۲) ولتاژ درین-سورس M_1 برابر است با:

$$V_{SD1} = |V_{THp}| + \sqrt{\frac{6I}{3K_3}} - \sqrt{\frac{2I}{K_3} + \frac{6I}{K_3}} + \sqrt{\frac{2I}{K_3}} = |V_{THp}| \quad (۳۸-۲)$$

و جریان CTAT از قراردادن ولتاژ آستانه‌ی ترانزیستور PMOS دوسر مقاومت حاصل می‌شود و برابر است با:

$$I_{CTAT} = \frac{|V_{THp}|}{R} \quad (۳۹-۲)$$

یک ایراد این مدار این است که ضریب حرارتی ولتاژ آستانه ترانزیستور قدری وابسته به فرایند ساخت بوده و این امر I_{CTAT} را نیز به همان مقدار وابسته به فرایند خواهد کرد. در چهار ساختار مرجع جریان معرفی شده مقاومت یک بخش مهم در ایجاد جریان بوده است. لازم به ذکر است که ضریب حرارتی بیشتر مقاومت‌ها مقداری مثبت است، که در تکنولوژی CMOS، در ساخت مقاومت با استفاده از پلی‌سیلیکون ضرایب حرارتی آن بسیار کوچک در نظر گرفته می‌شود و یا آن‌ها را با استفاده از مقاومت‌های دقیق خارج از تراشه پیاده‌سازی می‌کنند [۱۵]، [۴۴-۴۶].


۳-۶-۲ مرجع جریان مستقل از دما

جریان مستقل از دما، از مجموع دو مولفه‌ای که دارای ضرایب حرارتی عکس هم هستند تولید

می‌شود. در این ساختار با استفاده از اختلاف ولتاژ بیس-امیتر ترانزیستورهای Q_1 و Q_2 روی مقاومت R_1 در یک حلقه، جریان PTAT و با استفاده از ولتاژ بیس-امیتر Q_3 روی مقاومت R_2 در حلقه‌ی دیگر، جریان CTAT ایجاد می‌گردد [۳۵]. در شکل ۲-۲۰ مدار تولید جریان مستقل از دما نشان داده شده است. این مدار ترم‌های مرتبه اول دما را جبران‌سازی می‌کند. جریان PTAT و CTAT به ترتیب در رابطه‌های (۲-۴۰) و (۲-۴۱) نشان داده شده است.

$$I_{PTAT} = \frac{V_T}{R_1} \ln n \quad (۲-۴۰)$$

$$I_{CTAT} = \frac{V_{BE3}}{R_2} \quad (۲-۴۱)$$



شکل ۲-۲۰ مدار تولیدکننده جریان مستقل از دما [۳۵]

که جریان I_{ref} مجموع دو جریان I_{CTAT} و I_{PTAT} می‌باشد که با انتخاب مناسب n ، R_1 و R_2 می‌توان ضریب حرارتی آن را صفر نمود تا جریان خروجی حاصل مستقل از دما باشد، همچنین می‌توان از نسبت ابعاد ترانزیستور M_4 به M_3 مقدار جریان مورد نیاز برای I_{ref} را کنترل کرد.

فصل سوم

مروری بر تحقیقات انجام شده

۱-۳ مقدمه

با توجه به پیشرفت‌های صورت گرفته در خصوص ادغام انواع کاربردها با یکدیگر مانند افزاره‌های پوشیدنی و کاشتنی، شبکه‌های حسگر، تله مدیسین و غیره، بهینه نمودن عملکرد اجزای تشکیل دهنده کاربردهای مدرنی از این قبیل، از الزامات اساسی طراحان و سازندگان به شمار می‌آید. ویژگی‌هایی مانند عمر مفید بالا، مصرف توان پایین، عملکرد صحیح و پایدار در شرایط محیطی مختلف، ملاحظات طراحان را افزایش می‌دهد. نوسان‌سازها از بخش‌های بنیادی کاربردهای مختلف می‌باشند. ساختارهای متنوعی از انواع نوسان‌سازها وجود دارند که هر کدام از آنها برای کاربرد نهایی که در آن مورد استفاده قرار گرفته‌اند بهینه شده و عملکرد آنها در آن شرایط ویژه تقویت شده است. در این فصل پژوهش‌های صورت گرفته در خصوص جبران‌سازی نوسان‌سازها در شرایط دمایی مورد مطالعه و بررسی قرار خواهد گرفت.

۲-۳ مروری بر روش‌های جبران‌سازی دمایی نوسان‌سازهای RC

از آنجایی که نوسان‌سازها نقش مهمی در طراحی مدارهای آنالوگ دارا هستند، دقت فرکانس خروجی و عدم تغییر پارامترهای آنها نسبت به انواع متغیرها همواره محل بحث و تحقیق بوده است. نوسان‌سازهای RC به دلیل مصرف توان پایین و قابلیت مجتمع‌سازی بالا، نسبت به انواع کریستالی و تانک‌های LC، از گزینه‌های مناسب جهت کاربردهای گوناگون به شمار می‌روند. یکی از مشکلات این نوسان‌سازها پایداری فرکانس آنها نسبت به دما است. در ادامه به توضیح انواع روش‌های ارائه شده برای جبران‌سازی دمایی نوسان‌سازهای RC پرداخته خواهد شد.

۱-۲-۳ جبران‌سازی دمایی نوسان‌سازهای CMOS Relaxation


نوسان‌سازهای Relaxation برای کاربردهای مختلفی طراحی شده و مورد استفاده قرار

می‌گیرند. به عنوان نمونه، می‌توان به طراحی‌هایی که برای استفاده در یک حسگر بی‌سیم [۴۷] و یا جهت تولید سیگنال کلاک برای استفاده در ساختار یک ضربان‌ساز [۱]، [۴۸] انجام شده است اشاره نمود.

در [۱۱]، تکنیکی جهت جبران‌سازی دمایی یک نوسان‌ساز Relaxation ارائه شده که در آن با اضافه کردن بلوک فیدبک مجموع خطا^۱ (IEF) به جبران‌سازی دمایی مولفه‌های حساس به دما پرداخته است. رابطه فرکانس این نوسان‌ساز عبارت است از $T_{osc} = 2 \left[\frac{C_{ref} V_{th}}{(V_{DD} + V_{ref}) / R_{ref}} + t_d \right]$ که در آن T_{osc} دوره‌ی تناوب نوسان، C_{ref} خازن مرجع، R_{ref} مقاومت مرجع، V_{ref} ولتاژ مرجع، t_d زمان تاخیر و V_{th} ولتاژ آستانه‌ی مقایسه‌کننده می‌باشد. دو مولفه‌ای که دوره تناوب نوسان را وابسته به تغییرات دما می‌کنند، R_{ref} و t_d هستند. t_d ناشی از تاخیر ذاتی موجود در مقایسه‌کننده‌ها و گیت‌های مدار بوده که مولفه‌ی غالب روی تاخیر، مربوط به مقایسه‌کننده‌ها می‌باشد که در محدوده‌ی دمایی 20°C تا C 100° تغییر $\pm 13\%$ دارند. داشتن نسبت t_d/T_{osc} کوچکتر از $1/4\%$ برای کاهش ضریب حرارتی فرکانس نوسان به زیر $30 \text{ ppm}/^\circ\text{C}$ الزامی است. با توجه به بلوک دیاگرام نوسان‌ساز در شکل ۳-۱ مولفه‌هایی که t_d به آن‌ها ارتباط دارد در این رابطه آمده است؛ $t_d \propto \sqrt{C_{in} T_{osc} / G_m}$ که در آن C_{in} خازن ورودی لچ SR و G_m ترانسانایی مقایسه‌کننده است. وجود تاخیر t_d باعث می‌شود که خازن C_{s1} که با شیب $(V_{DD} - V_{ref}) / R_{ref1} / C_{ref1}$ در نیم‌پریود سیکل مربوط به مقایسه‌کننده اول، شارژ می‌شود به مقداری بالاتر از مقدار آستانه‌ی معین شده برای مقایسه‌کننده اول یا V_{th1} برسد. جهش ولتاژ V_{c_peak} بر دوره‌ی تناوب نوسان تاثیر گذاشته و رابطه‌ی دوره‌ی تناوب نوسان $T_{osc} = 2 R_{ref} C_{ref} \frac{V_{c_peak}}{(V_{DD} - V_{ref})}$ نشان‌دهنده‌ی این است که حساسیت دمایی V_{c_peak} و R_{ref} بر پایداری فرکانسی موثر می‌باشند. به محض جهش V_c از V_{th} مقایسه‌کننده با تغییر خروجی در انتهای نیم‌سیکل خود مدار IEF را فعال می‌کند. C_s با نمونه‌برداری از V_c ، آن را به پایه‌ی منفی آپ‌امپ متصل می‌کند. در نتیجه مقدار V_c به مقدار V_{set} کاهش

^۱ IEF : Integrated Error Feedback


یافته و اختلاف ولتاژ روی خازن C_{int} قرار می‌گیرد که به صورت دینامیک ولتاژ V_{th} را تا برابر شدن V_c با V_{set} ، تنظیم می‌کند. به این صورت وابستگی فرکانس خروجی به جهش ولتاژ خازن جبران می‌شود.



شکل ۳-۱ بلوک دیاگرام نوسان‌ساز Relaxation [۱۱]

R_{ref} نیز با استفاده از ترکیب موازی و سری R_A و R_B دو مقاومت جبران‌سازی شده است. هر کدام از مقاومت‌ها شامل دو بخش با ضرایب دمایی معکوس هستند تا وابستگی دمایی R_{ref} نیز به این شکل جبران‌سازی شود. این پژوهش در تکنولوژی ۹۰ نانومتر CMOS و در فرکانس $51/3$ مگاهرتز شبیه‌سازی شده است. نوسان‌ساز در محدوده‌ی دمایی $20^\circ C$ تا $100^\circ C$ تغییرات فرکانسی برابر $21/8$ ppm/ $^\circ C$ از خود نشان داده است.

در نوسان‌ساز Relaxation ارائه شده در [۴۹]، بازه‌ی دمایی بیشتری مد نظر قرار گرفته است. با توجه به افزایش جریان‌های نشتی در دماهای بالا، تکنیکی ارائه شده است تا با کاهش اثر جریان نشتی روی فرکانس خروجی نوسان‌ساز باعث افزایش پایداری آن شود. این نوسان‌ساز شامل مدار مرجع بایاس جریان و ولتاژ، مدار زمان‌بندی خازنی، مقایسه‌کننده و لچ SR می‌باشد و بلوک دیاگرام آن در شکل ۳-۲ (الف) نشان داده شده است.



شکل ۳-۲ (الف) بلوک دیاگرام نوسان‌ساز، (ب) مدار زمانبندی، (ج) مدار مرجع جریان و ولتاژ [۴۹]

با توجه به رابطه‌ی دوره‌ی تناوب نوسان که عبارت است از $T_{osc}/2 = V_{ref}C/I_{ref} = RC$ ، که در آن مقدار معادل خازن مدار زمانبندی، R مقاومت موجود در مدار بایاس و I_{ref} و V_{ref} به ترتیب جریان و ولتاژ مرجع می‌باشند، می‌توان دریافت فرکانس نوسان متأثر از حساسیت دمایی مقاومت و خازن است. اگرچه وابستگی دمایی خازن نسبت به دما ناچیز و قابل چشم‌پوشی است، اما با بالا رفتن دما جریان نشتی مربوط نیمه‌هادی ترانزیستور که متشکل از دو مولفه‌ی جریان نفوذی و رانشی است، به صورت غیرخطی افزایش یافته و موجب کاهش جریان I_{ref} می‌شود. این کاهش، به زمان شارژ خازن افزوده و در نتیجه فرکانس خروجی هم کاهش می‌یابد. محدوده‌ی دمایی این تحقیق از $25^\circ C$ تا $180^\circ C$ در نظر گرفته شده است. بدیهی است که جبران‌سازی خازن برای کاهش اثرگذاری دما روی زمان شارژ آن الزامی است. راه‌حل پیشنهاد شده استفاده از خازن‌های متغیر ورکتور (MOS nCap) در ناحیه انباشتگی است که به صورت موازی با خازن‌های MIM مدار قرار می‌گیرد. ظرفیت کل خازن‌ها به وسیله‌ی نسبتی از ولتاژ V_{ref} کنترل می‌شود. به صورتی که با افزایش دما ظرفیت کل کاهش یافته و در نتیجه، فرکانس خروجی افزایش می‌یابد. نسبت دقیق خازن ثابت و متغیر با تکرار طراحی مشخص شده است. در شکل ۳-۲ (ج) مدار تولید کننده‌ی جریان و ولتاژ مرجع یک منبع جریان خود-بایاس است که جریان مرجع تولید شده در آن به دلیل تغییرات دمایی منفی ولتاژ گیت-سورس که روی مقاومت افت کرده است، با افزایش دما کاهش می‌یابد که این مقاومت دارای ضریب حرارتی کوچکی


است. با این حال با توجه به رابطه‌ی مستقیم دوره‌ی تناوب نوسان با مقاومت، این مولفه نیز جبران‌سازی شده است.

ایده‌ی کاهش ضریب حرارتی مقاومت، بر پایه‌ی اختلاف ضریب دمایی متعلق به هسته‌ی مقاومت و ضریب حرارتی مربوط به اتصالات^۱ در فرایند ساخت تکنولوژی ۰/۱۳ میکرومتر CMOS بنا شده است. در تکنولوژی مورد استفاده در این پژوهش ضریب حرارتی یک اتصال از مرتبه‌ی $1000 \text{ ppm}/^\circ\text{C}$ و ضریب حرارتی هسته از مرتبه $100 \text{ ppm}/^\circ\text{C}$ است. برای یک مقاومت $500 \text{ k}\Omega$ که ضریب حرارتی حالت جبران‌سازی نشده‌ی آن $104 \text{ ppm}/^\circ\text{C}$ بوده است، با ترکیب تعداد مناسب اتصالات با هسته‌ی اصلی که به ترتیب دارای مقدار مقاومت $454/7 \text{ k}\Omega$ و $45/5 \text{ k}\Omega$ می‌باشند، ضریب حرارتی مقاومت در راستای رسیدن به ضریب حرارتی صفر، به مقدار $34 \text{ ppm}/^\circ\text{C}$ بهبود یافته است. تعداد اتصالات در وضعیت جبران‌سازی نشده ۱۳۲۰ و در وضعیت جبران‌سازی شده ۴۴۰ عدد گزارش شده است. مولفه‌های دیگر مانند تاخیرهای ناشی از لچ SR به دلیل جریان نشتی و مقایسه‌کننده به علت کاهش گین ناشی از افت ولتاژ آستانه، نیز مورد بررسی قرار گرفته است. کاهش گین مقایسه‌کننده با اضافه کردن یک طبقه بهره بهبود یافته و جریان‌های نشتی لچ SR با طراحی گیت‌ها با جریان اتصال کوتاه نسبتاً بالا، کاهش یافته است. این تحقیق در تکنولوژی ۰/۱۳ میکرومتر CMOS و در فرکانس ۱ MHz شبیه‌سازی شده است. تغییرات فرکانس خروجی نوسان‌ساز در بازه‌ی دمایی 25°C تا 180°C به میزان $108 \text{ ppm}/^\circ\text{C}$ به دست آمده است. قبل از جبران‌سازی ضریب حرارتی فرکانس خروجی $566 \text{ ppm}/^\circ\text{C}$ بوده است.

در [۵۰]، نوسان‌ساز Relaxation دیگری ارائه شده است که کاهش توان مصرفی به همراه جبران‌سازی دمایی در آن مدنظر قرار گرفته است. بلوک دیاگرام نوسان‌ساز در شکل ۳-۳ (الف) نشان

^۱ Contacts

داده شده است. جهت کاهش مصرف توان ترانزیستورهای نوسان ساز کلاک و مقایسه کننده‌ی جریان در ناحیه زیرآستانه طراحی شده‌اند. جهت تولید کلاک، وارون کننده‌های Current Starved مورد استفاده قرار گرفته است. در این نوسان ساز همانند سایر نوسان سازهای Relaxation دوره‌ی تناوب نوسان به صورت عبارت $T_{osc} = \frac{V_{ref}C}{I_{ref}} + \tau \approx RC + \tau$ ، با مقاومت و خازن و تاخیر ناشی از غیرایده‌آلی‌های نوسان ساز کلاک در ارتباط می‌باشد. همچنین پارامترهایی که تاخیر را به خود وابسته می‌کنند عبارتند از $\tau \propto \frac{V_{DD}C_{INV}}{I_B}$ که C_{INV} خازن‌های پارازیتیک در گره‌ی خروجی وارون کننده‌های نوسان ساز و I_B جریان بایاس وارون کننده‌ها است.



شکل ۳-۳ (الف) بلوک دیگرام نوسان ساز Relaxation، (ب) مدار داخلی بخش‌های نوسان ساز [۵۰]

وابستگی دمایی مقاومت در منابع جریان با استفاده از ترکیب سری دو مقاومت با ضرایب حرارتی مخالف و در مقایسه کننده‌ی جریان با استفاده از ترکیب سری/موازی دو مقاومت با ضرایب حرارتی مخالف جبران شده است. با توجه به اینکه وابستگی دمایی جریان مرجع و بایاس مدار روی ضریب دمایی فرکانس نوسان ساز موثر می‌باشد، دو منبع جریان PTAT و CTAT برای تولید یک جریان مستقل از دما در مدار طراحی شده و با ترکیب این دو جریان، ضریب حرارتی جریان‌های I_B و I_{ref} به مقداری حدود $38 \text{ ppm}/^\circ\text{C}$ کاهش یافته است. همچنین در مورد جبران سازی مولفه‌ی تاخیر که به طور تقریبی حدود $5/5\%$ دوره‌ی تناوب نوسان ساز است، مولفه‌ی غالب، تغییرات دمایی ناشی از I_B بوده و به دلیل

ناچیز بودن ضریب حرارتی خازن، از وابستگی دمایی خازن پارازیتیک چشم‌پوشی شده است.


همانطور که گفته شد جریان بایاس با ترکیب جریان‌های PTAT و CTAT جبران‌سازی شده است. ساختار استفاد شده جهت تولید این جریان‌ها در شکل ۳-۳ (ب) نشان داده شده است. در این طرح، برای تولید جریان PTAT از اختلاف ولتاژهای گیت-سورس دو ترانزیستور M_1 و M_2 که در ناحیه‌ی زیرآستانه هستند روی ترکیب مقاومتی سری با ضرایب حرارتی مخالف هم، بهره‌گیری شده است. جریان CTAT نیز با استفاده از یک منبع جریان سلف بایاس و افت ولتاژ گیت-سورس روی ترکیب مقاومتی حاصل شده است. همچنین از ضریب دمایی خازن MIM مقایسه‌کننده نیز صرف نظر شده است. این تحقیق در تکنولوژی ۰/۱۸ میکرومتر CMOS و در فرکانس ۱/۱ MHz شبیه‌سازی شده است. ضریب حرارتی فرکانس خروجی در بازه دمایی 20°C تا 80°C به طور متوسط $64/3 \text{ ppm}/^{\circ}\text{C}$ می‌باشد.

۲-۲-۳ جبران‌سازی دمایی نوسان‌سازهای حلقوی

نوسان‌سازهای حلقوی نیز در طبقه‌بندی گروه نوسان‌سازهای RC Relaxation قرار می‌گیرند. این گروه از نظر فضای لازم برای پیاده‌سازی روی تراشه، ابعاد بسیار کمی را اشغال نموده و توان مصرفی پایینی دارند. اگرچه به دلیل نویز فاز زیاد در بسیاری از کاربردهای فرکانس بالای RF کارایی لازم را دارا نیستند، اما برای سیستم‌های RF فرکانس پایین‌تر مورد استفاده قرار می‌گیرند [۲۴]، [۵۱] و برای سایر کاربردها مانند حسگرهای پزشکی و انواع میکروسنسورها با اعمال جبران‌سازی‌های مورد نیاز یکی از گزینه‌ها در طراحی می‌باشند.

در [۴۶]، یک نوسان‌ساز حلقوی متشکل از پنج طبقه وارون‌کننده‌ی تک‌سر، نسبت به تغییرات دمایی در بازه‌ی 40°C تا 85°C جبران‌سازی شده است. به صورتی که منبع تامین‌کننده جریان نوسان‌ساز جبران‌سازی شده تا فرکانس خروجی نسبت به دما کمترین تغییرات ممکن را داشته باشد.

در رابطه‌ی ۲-۶، که فرکانس خروجی یک نوسان‌ساز حلقوی نشان داده شده است، فرکانس نوسان‌ساز به طور مستقیم متأثر از مقدار و تغییرات منبع جریان است. پس جبران‌سازی منبع جریان می‌تواند تغییرات فرکانس را کاهش دهد. ترانزیستورهای تشکیل دهنده‌ی وارون‌کننده‌ها در این نوسان‌ساز، در ناحیه‌ی بالای آستانه طراحی شده‌اند که در وضعیت جبران‌سازی نشده فرکانس خروجی این نوسان‌ساز با افزایش دما کاهش می‌یابد. تغییر فرکانس نوسان‌ساز حلقوی با دما در وضعیت جبران‌سازی نشده در بازه‌ی دمایی 40°C تا 85°C به دلیل تغییر ولتاژ آستانه‌ی ترانزیستورها و تحرک‌پذیری حامل‌ها، حدود ۲۰٪- می‌باشد. روش ارائه شده در این پژوهش استفاده از دو منبع جریان برای راه‌اندازی نوسان‌ساز است. یک منبع جریان ثابت و یک منبع جریان PTAT که به صورت همزمان جریان بایاس نوسان‌ساز را فراهم می‌کنند. بیشتر جریان مورد نیاز از طریق منبع جریان ثابت تامین شده و جریان PTAT نیز برای جبران‌سازی دمایی نوسان‌ساز مورد استفاده قرار می‌گیرد.




شکل ۳-۴ (الف) منبع جریان PTAT، (ب) منبع جریان ثابت [۴۶]

با توجه به شکل ۳-۴ (الف) اندازه‌ی جریان PTAT برابر با $\Delta V_{BE}/R_{ext1}$ است، که ΔV_{BE} اختلاف ولتاژ بیس-امیتر دو ترانزیستور Q_1 و Q_2 بوده و نسبت سطوح امیترهای آن‌ها $M:1$ می‌باشد. R_{ext1} نیز یک مقاومت خارج از تراشه‌ی دقیق با ضریب دمایی مشخص است. ΔV_{BE} و R_{ext1} مستقل از فرایند هستند، در نتیجه جریان نیز مستقل از فرایند خواهد بود. با استفاده از ساختار کسکود خود-بایاس

PSRR جریان PTAT نیز به خوبی بهبود می‌یابد. با توجه به شکل ۳-۴ (ب) جریان ثابت I_{const} نیز عبارت است از V_{BG}/R_{ext2} ، که V_{BG} ولتاژ بندگپ و R_{ext2} مقاومت خارجی دقیق با ضریب حرارتی مشخص می‌باشند. از آنجایی که تغییرات ولتاژ بندگپ در گوشه‌های مختلف فرایند بسیار ناچیز است، می‌توان گفت جریان ثابت مستقل از فرایند ساخت نیز می‌باشد. این مقاله در تکنولوژی ۰/۱۸ میکرومتر CMOS، در فرکانس ۱/۹ MHz و در بازه دمایی $40^{\circ}C$ تا $85^{\circ}C$ شبیه‌سازی شده است. تغییر فرکانس خروجی نوسان‌ساز نسبت به دما به مقدار ۱/۱۶٪ کاهش یافته است، همچنین تغییر فرکانس خروجی نوسان‌ساز نسبت به فرایند، در بدترین وضعیت ۰/۹۵٪ گزارش شده است.

در [۵۲]، نوسان‌ساز حلقوی شامل سه طبقه وارون‌کننده‌ی تک‌سر به منظور استفاده در حسگرهای MEMS^۱ طراحی شده است. تکنیک مورد استفاده جهت تضعیف اثر دما روی فرکانس نوسان‌ساز خروجی مبتنی بر پیاده‌سازی یک مرجع ولتاژ متصل به ترکیب سورس-فالتور حلقه بسته در کنار یک سورس-فالتور مشابه حلقه باز می‌باشد که با استفاده از یک فیلتر پایین‌گذر بر پایه مقاومت، نویز نوسان‌ساز حلقوی را کاهش می‌دهد. در شکل ۳-۵ (الف) مدل مفهومی این ایده نشان داده شده است.



شکل ۳-۵ (الف) دیاگرام مفهومی نوسان‌ساز حلقوی، (ب) جزئیات مدار جبران‌ساز نوسان‌ساز حلقوی [۵۲]

^۱ Micro-Electro Mechanical System

با توجه شکل ۳-۵ (ب) مدار جبران‌ساز ارائه شده متشکل از یک مرجع ولتاژ، یک سورس-فالوئر حلقه بسته و یک سورس فالوئر مشابه حلقه باز است که برای نوسان‌ساز حلقوی یک ولتاژ تغذیه‌ی PTAT تامین می‌نماید. هسته‌ی مرجع ولتاژ متشکل از یک مرجع ولتاژ بروکا [۵۳]، یک فیلتر پایین‌گذر و مدار استارت‌آپ است که وظیفه‌ی تولید ولتاژ مرجع V_{ref} برای شاخه‌ی سورس-فالوئر را به عهده دارد. ترانزیستورهای M_{N1} و M_{N2} در ناحیه‌ی زیرآستانه قرار دارند و اختلاف ولتاژ گیت-سورس این دو ترانزیستور با نسبت ابعاد متفاوت روی مقاومت R_2 ، جریان PTAT ایجاد می‌کند.

با توجه به شکل ۳-۵ (ب)، ولتاژ مرجع در این مدار برابر است با $V_{ref} = 2I_{PTAT}R_3 + V_{GS2}$. ولتاژ V_{DD_ring} تولید شده از طریق حلقه‌ی متشکل از V_{ref} ، V_{GS3} و V_{R5} در شاخه‌ی سورس-فالوئر حلقه بسته، عبارت است $V_{DD_ring} = \frac{R_4}{R_5}(V_{ref} - V_{GS3}) + V_{ref}$ ، که با توجه به نوع وابستگی مولفه‌های V_{ref} و V_{GS3} بخش‌های CTAT آن در این رابطه حذف شده و بخش PTAT باقی می‌ماند. ولتاژ گیت-سورس یک ترانزیستور در ناحیه‌ی زیر آستانه وابستگی منفی با دما دارد و ترانزیستور M_{N3} نیز در ناحیه زیرآستانه است. در رابطه‌ی (۳-۱) اختلاف ولتاژ گیت-سورس ترانزیستورهای M_{N1} و M_{N2} نشان داده شده است.

$$\Delta V_{GS} = \eta V_T \ln \left(\frac{W_1/L_1}{W_2/L_2} \right) \quad (۱-۳)$$

شاخه‌ی سورس-فالوئر حلقه باز شامل ترانزیستورهای M_{N7} و M_{N8} و مقاومت‌های R_6 و R_7 است که مقادیر عناصر این شاخه دقیقاً مشابه نمونه‌ی حلقه بسته‌ی آن هستند تا مقدار V_{DD_ring} مساوی با V_{DD_ring} باشد. به دلیل پاسخ‌گذاری سریع‌تر ساختار سورس-فالوئر حلقه باز به مدار نوسان‌ساز، نویز فاز در سیگنال کلاک بهبود می‌یابد. این پژوهش در تکنولوژی ۰/۳۵ میکرومتر CMOS و در فرکانس ۱MHz شبیه‌سازی شده است. محدوده‌ی دمایی که جبران‌سازی در آن صورت گرفته است از 40°C تا 90°C بوده و ضریب حرارتی فرکانس خروجی نوسان‌ساز در وضعیت جبران‌سازی شده $\text{ppm}/^\circ\text{C}$


۲۲/۳ است، در صورتی که تغییرات فرکانس خروجی با دما در وضعیت جبران‌سازی نشده $\text{ppm}/^\circ\text{C}$ گزارش شده است.

روش جبران‌سازی دمایی فرکانس نوسان‌ساز حلقوی در [۱۵] و [۱۶] مشابه تکنیک استفاده شده در پژوهش [۵۲]، بر پایه‌ی استفاده از ویژگی‌های دمایی یک ترانزیستور MOS بنا نهاده شده است. ترانزیستورهای NMOS ناحیه‌ی زیرآستانه طراحی شده و ضریب حرارتی PTAT مربوط به اختلاف ولتاژهای گیت-سورس ترانزیستور و ضریب حرارتی CTAT ولتاژ گیت-سورس به کار گرفته شده است.

در [۱۶] یک نوسان‌ساز حلقوی متشکل از پنج طبقه وارون‌کننده Current Starved کنترل شونده با جریان^۱ (CCO) با استفاده از ویژگی‌های دمایی ترانزیستور MOS و تولید دو جریان با ضریب حرارتی مثبت و منفی جبران‌سازی شده است. با استفاده از منبع جریان کسکود و NMOS های زیرآستانه M_6 و M_7 یک جریان با ضریب دمایی مثبت روی مقاومت R_0 تولید شده است. با هدایت این جریان روی مقاومت R_1 و ترکیب آن با ولتاژ گیت-سورس M_9 ، ولتاژ مرجع مستقل از دما V_{ref} ایجاد شده و با استفاده ولتاژ V_{ref} روی مقاومت R_2 جریان مستقل از دما به دست می‌آید. ساختار مدار در شکل ۳-۶ نشان داده شده است. در این روش برای خنثی کردن وابستگی دمایی جریان‌های تولید شده در مدار شکل ۳-۶ (الف) از منبع جریان مشابه دیگری که در قسمت (ب) نشان داده شده است، با اضافه کردن یک ترانزیستور اتصال دیودی، سعی شده است جریانی با منحنی مشخصه‌ی خلاف مدار (الف) تولید گردد. حلقه‌ی متشکل از M_1 ، M_2 ، M_5 و R_1 در مدار شکل ۳-۶ (ب) که در آن ترانزیستورهای M_1 و M_2 در ناحیه‌ی زیرآستانه هستند، جریانی مرکب از دو بخش PTAT و CTAT را روی مقاومت R_1 تولید می‌کنند که برابر است با: $I = (V_{\text{GS1}} - V_{\text{GS2}})/R_1 + V_{\text{GS5}}/R_1$. با توجه به رابطه‌ی (۳-۱) می‌توان گفت ترم اول کمیتی PTAT و ترم دوم مقداری CTAT است. از این رو با انتخاب مناسب

^۱ Current Controlled Oscillator

مقادیر، منحنی مشخصه‌ی جریان به فرم دلخواه تعیین می‌گردد. با ترکیب دو جریان خروجی مدارهای (الف) و (ب) و هدایت آن‌ها به نوسان‌ساز جبران‌سازی دمایی فرکانس خروجی حاصل می‌شود.



شکل ۳-۶ مدار تولیدکننده جریان‌های PTAT^۱، ZTC^۲، PTC^۲ (ب) مدار تولیدکننده جریان با مشخصه‌ی

معکوس در قسمت (الف) [۱۶]

این تحقیق در تکنولوژی ۰/۱۸ میکرومتر CMOS و در فرکانس ۶/۲۷ MHz شبیه‌سازی شده است. ضریب حرارتی فرکانس خروجی این مدار در بازه‌ی دمایی 25°C تا 75°C برابر با $\text{ppm}/^{\circ}\text{C}$ ۲۲/۳ گزارش شده است. در [۱۵]، با استفاده از تکنیک جبران‌سازی بیان شده در فرکانس‌های ۱۰ MHz، ۲۰ MHz، ۳۰ MHz و ۴۰ MHz و در بازه‌ی دمایی 25°C تا 75°C ، به ترتیب ضرایب حرارتی برابر با $\text{ppm}/^{\circ}\text{C}$ ۲۴، $\text{ppm}/^{\circ}\text{C}$ ۳۲، $\text{ppm}/^{\circ}\text{C}$ ۳۸ و $\text{ppm}/^{\circ}\text{C}$ ۳۴ حاصل شده است.

۳-۳ نتیجه‌گیری

مرور پژوهش‌های انجام شده نشانگر آن است که جبران‌سازی فرکانس نوسان‌سازهای Relaxation و نوسان‌سازهای حلقوی حول جبران‌سازی مولفه‌های جریان و ولتاژهای بایاس انجام

^۱ Zero Temperature Coefficient

^۲ Positive Temperature Coefficient

پذیرفته است. همچنین جبران‌سازی تاخیر زمانی ذاتی که به دلیل شرایط غیر ایده‌آل افزارها ایجاد می‌شود اضافه بر جبران‌سازی مولفه‌های دیگر، به خوبی دقت فرکانس خروجی نسبت به دما را افزایش داده است. نتایج تحقیقات نشان می‌دهد که جبران‌سازی همزمان دو یا سه مولفه، موجب کاهش قابل توجه در ضریب حرارتی فرکانس نوسان‌ساز شده و پایداری دمایی سیگنال خروجی را در کاربردهایی با تغییرات دمایی شدید به دنبال خواهد داشت. در خصوص نوسان‌ساز حلقوی علاوه بر جبران‌سازی مقاومت‌های مدار، به دلیل وابستگی زیاد فرکانس نوسان به جریان، جبران‌سازی دمایی جریان یکی از روش‌های متداول جبران‌سازی می‌باشد. از این رو در فصل چهار دو ساختار پیشنهادی جهت جبران‌سازی دمایی نوسان‌ساز حلقوی ارائه خواهد شد که در آن از ایده‌ی جبران‌سازی دمایی جریان نوسان‌ساز بهره گرفته شده است.

فصل چهارم

نوسان ساز حلقوی جبران سازی شده ی پیشنهادی
در ناحیه ی زیر آستانه

۴-۱ مقدمه

با توجه به بررسی پژوهش‌های انجام شده در خصوص حساسیت نوسان‌سازهای RC نسبت به دما، تکنیک‌های مختلفی جهت جبران‌سازی این گروه از نوسان‌سازها نسبت به تغییرات دما ارائه و مورد مطالعه قرار گرفته است. فرکانس نوسان‌سازهای Relaxation و حلقوی به مولفه‌هایی از قبیل مقاومت‌ها، خازن‌ها، جریان‌ها و ولتاژهای مرجع و تاخیر درونی ناشی از پارامترهای غیرایده‌آل افزاره‌ها، وابسته است. به دلیل حساسیت این مولفه‌ها به دما و ایجاد ضریب حرارتی بالا برای فرکانس خروجی نوسان‌ساز، جبران‌سازی دمایی جهت کاهش حساسیت نوسان‌ساز لازم و ضروری است. در این فصل ابتدا رفتار دمایی یک نوسان‌ساز حلقوی بررسی می‌شود و با توجه به متفاوت بودن رفتار نوسان‌ساز با تغییر ناحیه‌ی کاری ترانزیستورهای متعلق به وارون‌کننده‌ها، میزان تغییر فرکانس خروجی نسبت به دما در نوسان‌سازهای متشکل از ترانزیستورهای ناحیه‌ی زیرآستانه و بالای آستانه در وضعیت بدون جبران‌سازی مورد مطالعه قرار خواهد گرفت. سپس تکنیک مورد استفاده جهت جبران‌سازی یک نوسان‌ساز متشکل از ترانزیستورهای زیرآستانه معرفی و نحوه‌ی جبران‌سازی توضیح داده خواهد شد. در آخر تغییر فرکانس خروجی نسبت به دما در وضعیت جبران‌سازی شده محاسبه و با نتیجه‌ی تکنیک‌های موجود مقایسه می‌شود.

کلیدهای مدارها در محیط نرم‌افزار ADS شبیه‌سازی شده‌اند. محدوده‌ی دمایی که برای شبیه‌سازی در این پژوهش در نظر گرفته شده است، بازه‌ی دمایی تجاری است که بسته به سفارش تولیدکننده معمولاً دمای 0°C تا 70°C یا 0°C تا 85°C را شامل می‌شود. اما با توجه به نیاز به یک تخمین صحیح از عملکرد ساختارهای پیشنهادی، شبیه‌سازی‌ها در محدوده‌ی 0°C تا 100°C انجام گرفته است. همچنین برای سنجش و آزمون عملکرد این دو ساختار، شبیه‌سازی در بازه‌ی دمایی صنعتی از 40°C تا 85°C تکرار گردیده و در پایان نتیجه جهت مقایسه گزارش شده است.

۲-۴ بررسی رفتار دمایی نوسان ساز حلقوی


در این بخش، رفتار دمایی یک نوسان ساز حلقوی شامل پنج طبقه وارون کننده تکسر مورد بررسی قرار می گیرد. با توجه رابطه فرکانس خروجی نوسان ساز که در رابطه (۴-۱) [۲۱] نشان داده شده است، فرکانس رابطه مستقیم با جریان بایاس داشته و در نتیجه وابستگی دمایی و تغییرات جریان به طور مستقیم بر فرکانس موثر است.

$$f_{osc} = \frac{I_{source}}{N C_{load} V_{DD}} \quad (۴-۱)$$

N تعداد طبقات وارون کننده و C_{load} خازن گرهی خروجی هر کدام از وارون کننده ها می باشد. با توجه به اینکه جریان درین ترانزیستور MOS در ناحیهی زیر آستانه با پتانسیل سطح رابطهی نمایی دارد و در ایجاد جریان زیر آستانه مولفهی جریان نفوذی دارای سهم بیشتری از جریان رانشی است [۳۰] با افزایش دما جریان افزایش یافته و باعث افزایش فرکانس نوسان ساز نیز می شود. اما اگر ترانزیستور MOS در ناحیهی اشباع باشد، جریان با افزایش دما کاهش یافته و فرکانس خروجی نیز کاهش پیدا می کند. مقدار تغییرات در هر دو وضعیت زیاد است و جبران سازی دمایی برای افزایش دقت عملکرد در هر دو مورد حیاتی است. در ادامه یک نوسان ساز حلقوی پنج طبقه در هر دو ناحیه طراحی شده و مشخصه فرکانس نوسان ساز نسبت به دما در این دو وضعیت ترسیم خواهد شد.

۲-۴-۱ بررسی تغییرات فرکانس نوسان ساز حلقوی در ناحیه زیر آستانه

یک نوسان ساز حلقوی پنج طبقه شامل وارون کننده های تکسر در شکل ۴-۱ نشان داده شده است. با توجه به لزوم مدنظر قرار دادن ملاحظات مربوط به طراحی یک وارون کننده، شامل بهترین حاشیهی نویز با تقارن منحنی مشخصه خروجی هر طبقه [۲۱] جریان عبوری از ترانزیستورهای NMOS و PMOS برابر در نظر گرفته شده و نسبت ابعاد (β) ترانزیستورهای PMOS به NMOS برابر با ۳ تا ۳/۵ در نظر گرفته شده است.



شکل ۴-۱ نوسان‌ساز حلقوی شامل پنج طبقه وارون‌کننده تک‌سر

رابطه‌ی جریان یک ترانزیستور NMOS در ناحیه‌ی زیر آستانه عبارت است از [۵۴]:

$$I_{\text{sub}} = \mu_n C_{\text{ox}} \left(\frac{W}{L}\right) V_T^2 e^{\frac{V_{\text{GS}} - V_{\text{TH}}}{\eta V_T}} \quad (2-4)$$

که در آن μ_n تحرک پذیری الکترون، C_{ox} خازن اکسید گیت، $\frac{W}{L}$ نسبت پهنا به طول کانال، V_{TH} ولتاژ آستانه، V_{GS} ولتاژ گیت-سورس ترانزیستور و V_T ولتاژ حرارتی می‌باشد. η در تکنولوژی ۰/۱۸ حدوداً برابر با یک و ولتاژ حرارتی ۲۶ mV می‌باشند.

نوسان‌ساز حلقوی مورد آزمایش در فرکانس ۱MHz و جریان آن ۸۰۰nA در نظر گرفته شده

است. نسبت $\frac{W}{L}$ ترانزیستورهای NMOS و PMOS نیز به ترتیب $\frac{27}{1.2}$ و $\frac{68.4}{1}$ است.

در نظر گرفته شده است. جریان مورد نیاز به وسیله‌ی یک منبع جریان ایده‌آل تامین شده و نوسان‌ساز


جبران‌سازی نشده است. مدار شکل ۴-۱ با استفاده از نرم‌افزار ADS شبیه‌سازی شده و ضریب حرارتی

فرکانس نوسان‌ساز با استفاده از رابطه‌ی $100 \times \frac{(f_{\text{max}} - f_{\text{min}})}{(T_{\text{max}} - T_{\text{min}})} / f_{\text{central}}$ در

بازه‌ی دمایی 0°C تا 100°C برابر با $24/3\%$ به دست آمده است.

فرکانس خروجی نوسان‌ساز در بازه‌ی دمایی 0°C تا 100°C در جدول ۴-۱ آمده است. نمودار

حاصل از این نقاط نسبت به دما با استفاده از نرم‌افزار متلب ترسیم و در شکل ۴-۲ نشان داده شده است.



شکل ۴-۲ مشخصه‌ی فرکانس خروجی نوسان‌ساز حلقوی جبران‌سازی نشده زیرآستانه

جدول ۴-۱ فرکانس نوسان‌ساز حلقوی جبران‌سازی نشده زیرآستانه در بازه‌ی دمایی 0°C تا 100°C

T (°C)	0	10	20	30	40	50	60	70	80	90	100
F (MHz)	0.882	0.904	0.926	0.948	0.970	0.994	1.02	1.044	1.072	1.098	1.126

همانطور که در شکل ۴-۲ ملاحظه می‌شود، افزایش دما سبب افزایش فرکانس نوسان‌ساز در

ناحیه‌ی زیرآستانه می‌گردد و ضریب دمایی فرکانس نوسان‌ساز حلقوی در ناحیه‌ی زیرآستانه $\text{ppm}/^{\circ}\text{C}$

۲۴۳۰ بدست آمده است.

۲-۲-۴ بررسی تغییرات فرکانس نوسان‌ساز حلقوی در ناحیه بالای آستانه

ملاحظات طراحی وارون‌کننده‌های تشکیل دهنده‌ی یک نوسان‌ساز با تغییر ناحیه‌ی کار

ترانزیستورها، تغییر نمی‌کند. بنابراین شرایط لازم برای حاشیه‌ی نویز و تقارن منحنی مشخصه و

نسبت β ، برای وارون‌کننده‌هایی با ترانزیستورهایی در ناحیه اشباع، در نوسان‌ساز حلقوی بالای آستانه

نیز در نظر گرفته شده است. رابطه‌ی جریان ترانزیستور NMOS در حالت اشباع عبارت است از:

$$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})^2 \quad (3-4)$$

در این بخش مدار شکل ۴-۱، با ترانزیستورهای بالای آستانه و برای فرکانس خروجی ۱MHz

در نرم‌افزار ADS طراحی شده است. برای رسیدن به این هدف برای جریانی به اندازه‌ی ۲μA، نسبت

$\frac{W}{L}$ ترانزیستورهای NMOS و PMOS به ترتیب $\frac{2.5}{5}$ و $\frac{12}{8}$ محاسبه شده


است. در بازه‌ی دمایی ۰°C تا ۱۰۰°C تغییرات فرکانس خروجی نوسان‌ساز با استفاده از رابطه‌ی

$100 \times \left[\frac{(f_{max} - f_{min})}{(T_{max} - T_{min})} \right] / f_{central}$ به مقدار ۶٪- به دست آمده است که شیب

نزولی فرکانس نسبت به دما در این مدار با افزایش جریان و افزایش فرکانس نوسان‌ساز بیشتر

می‌شود [۵۴]. فرکانس خروجی نوسان‌ساز در محدوده‌ی دمایی مذکور در جدول ۴-۲ آمده است.

نمودار حاصل از این نقاط نسبت به دما در شکل ۴-۳ نشان داده شده است.



شکل ۴-۳ مشخصه‌ی فرکانس خروجی نوسان‌ساز حلقوی جبران‌سازی نشده بالای آستانه

جدول ۴-۲ فرکانس نوسان ساز حلقوی جبران سازی نشده بالای آستانه در بازه‌ی دمایی 0°C تا 100°C

T ($^{\circ}\text{C}$)	۰	۱۰	۲۰	۳۰	۴۰	۵۰	۶۰	۷۰	۸۰	۹۰	۱۰۰
F (MHz)	۱/۰۴۴	۱/۰۳۸	۱/۰۳۲	۱/۰۲۶	۱/۰۲۰	۱/۰۱۴	۱/۰۰۸	۱/۰۰۲	۰/۹۹۶	۰/۹۹۰	۰/۹۸۴

از مشخصه‌ی فرکانس خروجی در شکل ۴-۳ می‌توان دریافت که افزایش دما در نوسان ساز حلقوی با ترانزیستورهای بالای آستانه موجب کاهش فرکانس نوسان می‌شود و با یک تقریب مرتبه اول می‌توان این تغییرات را خطی در نظر گرفت. در این پژوهش جبران سازی دمایی نوسان ساز حلقوی زیر آستانه مدنظر قرار گرفته است و به دلیل تفاوت ساختاری در فرایند جبران سازی دمایی نوسان ساز حلقوی در ناحیه‌ی بالای آستانه (اشباع) با زیر آستانه، جبران سازی دمایی نوسان ساز حلقوی بالای آستانه مورد بحث نخواهد بود.

۳-۴ معرفی ساختارهای پیشنهادی جهت جبران سازی دمایی نوسان ساز حلقوی

زیر آستانه


در بخش ۴-۲-۱ یک نوسان ساز حلقوی شامل پنج طبقه وارون کننده تک سر بررسی شد. با توجه به مشخصه‌ی فرکانس نوسان ساز نسبت به دما که دارای شیب مثبت است، می‌توان نتیجه گرفت که فرکانس نوسان ساز حلقوی با ترانزیستورهای زیر آستانه مولفه‌ای با تغییرات PTAT است. با توجه به فرکانس خروجی نوسان ساز حلقوی در رابطه‌ی (۴-۱) مولفه‌هایی که روی فرکانس خروجی موثر هستند، I_{source} منبع جریان، C_{load} خازن دیده شده از گره‌های خروجی وارون کننده‌ها، V_{DD} منبع تغذیه و N تعداد طبقات وارون کننده می‌باشد. تعداد طبقه‌ها در تعیین فرکانس خروجی نوسان ساز موثر است و مولفه‌ای متغیر با دما نیست، اگرچه افزایش یا کاهش طبقه‌ها در میزان مصرف توان و جریان‌های ناشی تاثیرگذار است [۳۸، ۳۹]. با توجه به اینکه ضریب حرارتی خازن ناچیز بوده و در تکنولوژی ۰/۱۸ از مرتبه‌ی $10\text{ ppm}/^{\circ}\text{C}$ تا $20\text{ ppm}/^{\circ}\text{C}$ می‌باشد [۴۹]، از ضریب حرارتی خازن نیز صرف نظر شده است.

جریان I_{source} مولفه‌ای تاثیرگذار در فرکانس است و میزان وابستگی دمایی آن روی تغییرات فرکانس موثر خواهد بود، در نتیجه با توجه به افزایش فرکانس نوسان‌ساز حلقوی با دما در ناحیه‌ی زیرآستانه می‌توان از جریانی استفاده کرد که این افزایش را خنثی کرده و یا کاهش دهد، ایده‌ی جبران‌سازی نوسان‌ساز حلقوی بر این مفهوم استوار شده است.

۴-۳-۱ مدل مفهومی جبران‌سازی دمایی نوسان‌ساز حلقوی زیرآستانه

با توجه به افزایش فرکانس نوسان‌ساز حلقوی با دما، از یک منبع جریان CTAT برای خنثی کردن اثر افزایش جریان یک ترانزیستور در ناحیه‌ی زیرآستانه روی فرکانس نوسان‌ساز، استفاده شده است. مدل ارائه شده برای جبران‌سازی دمایی نوسان‌ساز حلقوی در ناحیه‌ی زیرآستانه، استفاده از دو منبع جریان به طور همزمان می‌باشد. یک منبع جریان ثابت که عمده‌ی جریان مورد نیاز نوسان‌ساز را تامین می‌کند و یک منبع جریان CTAT که تغییر افزایشی فرکانس نوسان‌ساز را جبران‌سازی می‌نماید. در شکل ۴-۴ مدل مفهومی روش پیشنهاد شده برای جبران‌سازی نوسان‌ساز حلقوی زیرآستانه نشان داده شده است. در این پایان‌نامه دو مدل برای تولید جریان CTAT پیشنهاد شده است. در یک مدل جریان با ضریب حرارتی منفی (I_{CTAT}) با استفاده از ولتاژ آستانه‌ی یک ترانزیستور PMOS تولید شده و در مدل دوم جریان با ضریب حرارتی منفی توسط ولتاژ بیس-امیتر ترانزیستور BJT ایجاد می‌شود. در هر دو ساختار جریان حاصل با جریان خروجی از منبع جریان مستقل از دما ($I_{constant}$) تجمیع و به سمت نوسان‌ساز هدایت می‌گردد. سهم منبع جریان مستقل از دما از مقدار جریان نهایی بیشتر از جریان CTAT است. دلیل این امر این است که شیب جریان CTAT یا وابستگی دمایی آن به اندازه‌ای است که علاوه بر جبران‌سازی فرکانس خروجی نوسان‌ساز، وابستگی دمایی منفی آن را معکوس و تغییرات مثبت آن را به مقداری منفی تبدیل می‌نماید و این مساله، هدف این ساختار که کاهش تغییرات دمایی فرکانس نوسان‌ساز و نزدیک کردن آن به صفر است را تامین نمی‌کند. بهترین نسبت برای این دو جریان در هنگام طراحی و با تکرار شبیه‌سازی و مشاهده‌ی نتیجه قابل دستیابی است [۴۶]. در ادامه

به بررسی فرایند یافتن شیب مناسب جریان خروجی دو ترکیب پیشنهادی جهت جبران‌سازی حساسیت دمایی نوسان‌ساز حلقوی و اثبات وابستگی دمایی جریان حاصل نسبت به دما پرداخته خواهد شد.



شکل ۴-۴ مدل مفهومی روش پیشنهادی برای جبران‌سازی نوسان‌ساز حلقوی زیرآستانه

۲-۳-۴ تولید جریان CTAT


(الف) با استفاده از ولتاژ آستانه‌ی ترانزیستور MOS

با توجه به اینکه ولتاژ آستانه‌ی ترانزیستور دارای ضریب دمایی منفی است [۳۶]، برای تولید جریان CTAT ساختاری استفاده شده است که در آن با استخراج ولتاژ آستانه‌ی ترانزیستور PMOS [۴۳] و قرار دادن آن روی یک مقاومت، جریان مورد نیاز برای جبران‌سازی دمایی فرکانس نوسان‌ساز حلقوی ایجاد می‌شود. در شکل ۴-۵ ساختار این مدار نشان داده شده است. ترانزیستورهای M_2 و M_3 ولتاژ آستانه را استخراج نموده و با استفاده از یک آپامپ این ولتاژ روی مقاومت R قرار می‌گیرد. آپامپ ولتاژ $V_{DD} - |V_{THp}|$ را روی پایه‌های مثبت و منفی برابر نگه می‌دارد. اگر ولتاژ آستانه‌ی ترانزیستورها برابر در نظر گرفته شود، می‌توان برای ولتاژ درین-سورس M_1 نوشت :

$$V_{SD1} = V_{SG1} - V_{SD2} \quad (۴-۴)$$

که ترانزیستور M_3 در حالت اشباع و ترانزیستور M_2 در حالت خطی قرار دارد و ولتاژ سورس-درین M_2 به این صورت به دست می‌آید [۴۳]:

$$V_{SD2} = \sqrt{2I} \left(\sqrt{\frac{1}{k_3} + \frac{3}{k_2}} - \sqrt{\frac{1}{k_3}} \right) \quad (۵-۴)$$



شکل ۵-۴ منبع جریان CTAT با استفاده از ولتاژ آستانه ترانزیستور PMOS [۴۱]

ابعاد ترانزیستور M_1 باید سه برابر ترانزیستورهای M_2 و M_3 باشد، به عبارت دیگر $k_2 = k_3 = k_1/3$ باشند، و مقدار k برابر است با $k = \mu_P C_{OX}(W/L)$. با جایگزین کردن (۴-۴) در (۵-۴) ولتاژ درین-سورس M_1 عبارت است از:

$$V_{SD1} = |V_{THP}| + \sqrt{\frac{6I}{3k_3}} - \sqrt{\frac{2I}{k_3} + \frac{6I}{k_3}} + \sqrt{\frac{2I}{k_3}} = |V_{THP}| \quad (۶-۴)$$


و جریان CTAT برابر است با :

$$I_{CTAT} = \frac{|V_{THP}|}{R} \quad (۷-۴)$$

(ب) با استفاده از ولتاژ پیوند بیس-امیتر ترانزیستور BJT

در بخش ۲-۵-۲ وابستگی دمایی ولتاژ بیس-امیتر نسبت به دما بررسی شد. با توجه به رابطه‌ی معکوس این ولتاژ با دما یکی از گزینه‌هایی است که برای تولید جریان CTAT می‌توان از آن استفاده نمود. در شکل ۴-۶ ساختار این مدار نشان داده شده است. ولتاژ نقاط A و B با استفاده از آپامپ مساوی نگه داشته می‌شود تا ولتاژ بیس-امیتر ترانزیستور روی مقاومت قرار گرفته و جریان CTAT تولید شود. جریان خروجی برابر است با :

$$I_{CTAT} = \frac{V_{EB}}{R} \left(\frac{(W/L)_3}{(W/L)_2} \right) \quad (۸-۴)$$



شکل ۴-۶ منبع جریان CTAT با استفاده از V_{BE} [۳۵]

۳-۳-۴ تولید جریان مستقل از دما


جریان مستقل از دما را با استفاده از ترکیب دو جریان با ضرایب حرارتی عکس هم می‌توان به دست آورد. یک جریان PTAT که از اختلاف ولتاژ بیس-امیتر دو ترانزیستور با نسبت سطوح امیتر مختلف بدست می‌آید با یک جریان CTAT که از ضریب دمایی ولتاژ بیس-امیتر استفاده می‌کند جمع شده و جریان مستقل از دما ایجاد خواهد شد. ساختار استفاده شده برای تولید جریان مستقل از دما در شکل ۴-۷ نشان داده شده است. با توجه به مدار I_{ref} برابر است با :

$$I_{\text{ref}} = I_{\text{CTAT}} + I_{\text{PTAT}} \quad (9-4)$$

که I_{CTAT} و I_{PTAT} عبارت اند از :

$$I_{\text{PTAT}} = \frac{V_T}{R_1} \ln n \quad (10-4)$$

$$I_{\text{CTAT}} = \frac{V_{\text{BE3}}}{R_2} \quad (11-4)$$



شکل ۴-۷ منبع جریان مستقل از دما [۳۵]

۴-۴ شبیه‌سازی منابع جریان پیشنهادی و نتایج

با توجه به اینکه از ترکیب دو ساختار منبع جریان مستقل از دما و CTAT (شکل ۴-۴) برای جبران‌سازی نوسان‌ساز حلقوی زیرآستانه استفاده خواهد شد، ابتدا به طراحی و ارائه‌ی نتایج شبیه‌سازی ساختار نخست که شامل مدارهای منبع جریان ثابت و منبع جریان CTAT تولید شده با استفاده از ولتاژ آستانه ترانزیستور PMOS است، پرداخته خواهد شد و مشخصه‌ی فرکانس خروجی نوسان‌ساز حلقوی در وضعیت جبران‌سازی شده ترسیم می‌گردد. در ادامه نیز به طراحی و ارائه‌ی نتایج شبیه‌سازی ساختار دوم شامل منبع جریان ثابت و مدار منبع جریان CTAT با استفاده از ولتاژ بیس-امیتر پرداخته شده و مشخصه‌ی خروجی فرکانس نوسان‌ساز حلقوی در وضعیت جبران‌سازی شده، نشان داده می‌شود.

۱-۴-۴ ساختار پیشنهادی نخست: طراحی منبع جریان CTAT با استفاده از V_{THP} و

منبع جریان مستقل از دما و نتایج شبیه‌سازی

در شکل ۴-۴ تکنیک ارائه شده جهت جبران‌سازی نوسان‌ساز حلقوی نشان داده شده است. نوسان‌ساز حلقوی شامل پنج طبقه وارون‌کننده تک‌سر، در ناحیه‌ی زیرآستانه، با فرکانس مرکزی ۱MHz و جریان $800nA$ طراحی شده است. جبران‌سازی دمایی نوسان‌ساز نیز با ترکیب دو جریان مستقل از دما و منبع جریان CTAT صورت می‌گیرد که بیشتر جریان مورد نیاز نوسان‌ساز به وسیله‌ی منبع جریان مستقل از دما تامین شده و مقدار لازم برای جبران‌سازی نیز از منبع جریان CTAT دریافت می‌گردد. در ادامه‌ی این بخش، جزییات مربوط به نحوه طراحی بخش‌های مختلف این ساختار و جبران‌سازی دمایی جریان نوسان‌ساز و نتایج به دست آمده ارائه خواهد شد.

۱-۴-۴-۱ ضریب دمایی جریان جبران‌سازی شده برای نوسان‌ساز حلقوی ساختار نخست

با توجه به مدل مفهومی جبران‌سازی در شکل ۴-۴، جریان نوسان‌ساز حاصل ترکیب دو جریان مستقل از دما و CTAT می‌باشد. ساختار معرفی شده برای منبع جریان مستقل از دما در شکل ۴-۷ نشان داده شده است. روابط جریان‌های داخلی منبع جریان مستقل از دما و جریان خروجی آن توسط روابط (۴-۹)، (۴-۱۰) و (۴-۱۱) بیان شده‌اند. علاوه بر این روابط، نسبت ترانزیستورهای آینه‌ی جریان در مدار شامل M_3 و M_4 نیز قابلیت تغییر اندازه‌ی جریان خروجی را فراهم می‌سازد. با توجه به شکل ۴-۷، جریان خروجی برابر است با:

$$I_{ref} = \frac{(W/L)_4}{(W/L)_3} (I_{M_3}) \quad (4-12)$$

که در آن I_{ref} جریان خروجی منبع جریان مستقل از دما، I_{M_3} جریان ترانزیستور M_3 و $\frac{(W/L)_4}{(W/L)_3}$ نسبت ابعاد ترانزیستور M_4 به M_3 می‌باشد. جریان I_{M_3} حاصل جمع دو جریان I_{PTAT} و I_{CTAT} است که روابط

آن به ترتیب در عبارت‌های (۱۰-۴) و (۱۱-۴) نشان داده شده‌اند. بنابراین جریان I_{ref} را می‌توان به این صورت بازنویسی نمود:

$$I_{ref} = \left(\frac{\ln(n)}{R_1} V_T + \frac{V_{BE3}}{R_2} \right) \frac{(W/L)_4}{(W/L)_3} \quad (۱۳-۴)$$

برای بدست آوردن رابطه‌ی تغییر دمای جریان خروجی منبع جریان ثابت، از رابطه‌ی (۱۳-۴) نسبت به دما مشتق گرفته می‌شود:

$$\frac{\partial I_{ref}}{\partial T} = \frac{\ln(n)}{R_1} \frac{\partial V_T}{\partial T} + \frac{1}{R_2} \frac{\partial V_{BE3}}{\partial T} = \left[\frac{k \cdot \ln(n)}{q \cdot R_1} + \frac{1}{R_2} (-2.2) \right] \frac{(W/L)_4}{(W/L)_3} \quad (۱۴-۴)$$

که در آن k ثابت بولتزمن، q بار یک الکترون، R_1 مقاومت حلقه‌ی PTAT، R_2 مقاومت حلقه‌ی CTAT و n نسبت مساحت امیتر ترانزیستور Q_2 به Q_1 می‌باشد. تغییرات دمایی ولتاژ بیس-امیتر با دما نیز به مقدار $-2/2 \text{ mV}/^\circ\text{C}$ می‌باشد [۴۰].

مطابق با مدل مفهومی علاوه بر منبع جریان مستقل، یک منبع جریان CTAT برای جبران-سازی تغییرات فرکانس نیاز است. در ساختار پیشنهادی نخست، این منبع جریان CTAT با بهره‌گیری از ولتاژ آستانه‌ی ترانزیستور PMOS ساخته شده است. ساختار این مدار در شکل (۵-۴) نشان داده شده و نحوه‌ی تولید جریان در بخش ۲-۳-۴ مورد بررسی قرار گرفته است.

با ترکیب جریان خروجی این مدار و جریان منبع جریان مستقل از دما جریان نهایی نوسان‌ساز حلقوی را می‌توان با رابطه‌ی (۱۵-۴) بیان کرد:

$$I_{RO_T} = \frac{|V_{THP}|}{R} + \frac{\ln(n)}{R_1} V_T + \frac{V_{BE3}}{R_2} \quad (۱۵-۴)$$


با توجه به روابط مربوط به ضریب حرارتی ولتاژ آستانه ترانزیستور MOS در عبارت‌های (۲-۳۳) و (۲-۲) (۳۴) می‌توان تغییرات دمایی جریان نوسان‌ساز را با مشتق گرفتن از رابطه‌ی (۹-۴) به صورت رابطه‌ی (۱۶-۴) نوشت:

$$\frac{\partial I_{RO_T}}{\partial T} = \frac{1}{R} \frac{\partial V_{THp}}{\partial T} + \frac{\ln(n)}{R_1} \frac{\partial V_T}{\partial T} + \frac{1}{R_2} \frac{\partial V_{BE3}}{\partial T} = \quad (16-4)$$

$$\frac{\alpha V_T}{R} + \left[\frac{k \cdot \ln(n)}{q \cdot R_1} + \frac{1}{R_2} (-2.2) \right] \frac{(W/L)_4}{(W/L)_3}$$

همانطور که در بخش ۲-۶-۲ نشان داده شد، در نتیجه‌ی روابط (۲-۳۳)، (۲-۳۴) و (۲-۳۵)، αV_T ضریب حرارتی ولتاژ آستانه، کمیتی منفی می‌باشد و مقدار تقریبی آن در تکنولوژی $0.18 \mu\text{m}$ CMOS حدود $0.8 \text{ mV}/^\circ\text{C}$ است [۳۶].

برای بدست آوردن بهترین شیب جریان CTAT جهت جبران‌سازی افزایش فرکانس نوسان‌ساز نسبت به دما، ابتدا نوسان‌ساز مورد نظر با دو منبع جریان ایده‌آل که یکی دارای مقدار مستقل از دما و برابر 900 nA و دیگری وابسته به دما و برابر $m \times T \mu\text{A}/^\circ\text{C}$ (م ضریب حرارتی جریان) بود، مورد شبیه‌سازی قرار گرفت. از آنجایی که مقدار متوسط جریان نوسان‌ساز در بازه دمایی مورد نظر 800 nA است، جهت شبیه‌سازی جبران‌سازی با منابع جریان ایده‌آل مقدار 900 nA انتخاب شد تا کاهش آن با دما موجب کاهش فرکانس نگردد. با تغییر m ، تغییرات فرکانس نوسان‌ساز مورد بررسی قرار گرفت که بر اساس آن بهترین ضریب حرارتی برای جمله‌ی CTAT جریان برابر با $-2.15 \times 10^{-3} \mu\text{A}/^\circ\text{C}$ بدست آمد. اکنون بر اساس شبیه‌سازی سیستماتیک قبلی و ضریب حرارتی حاصل برای منبع جریان CTAT در حالت ایده‌آل، پارامترهای مدار به گونه‌ای تنظیم و طراحی شد که جریانی مطابق شکل ۴-۸ با ضریب حرارتی مورد نظر تولید شود. ملاحظه می‌شود که شیب بدست آمده برای جریان در وضعیت غیر ایده‌آل نزدیک به مقداری است که در شبیه‌سازی ایده‌آل حاصل شده‌است و آن به دلیل تاثیر منابع جریان روی یکدیگر در وضعیت غیرایده‌آل می‌باشد.



شکل ۴-۸ شیب جریان جبران ساز نوسان ساز حلقوی I_{ROT} در ساختار پیشنهادی نخست

۲-۱-۴-۴ منبع جریان مستقل از دما


همانطور که در توضیح مدل مفهومی اشاره شد، سهم جریان منبع مستقل از دما بیشتر از منبع جریان CTAT است و نسبت این دو جریان، حساسیت دمایی فرکانس نوسان ساز را مشخص می کند، که با تکرار طراحی و اجرای شبیه سازی مقدار دقیق این جریان ها بدست آمده است. در مرحله ی طراحی سهم منبع جریان مستقل از دما 700 nA و سهم منبع جریان CTAT، 100 nA در نظر گرفته شده که در ادامه ی شبیه سازی با استفاده از نسبت ترانزیستورهای آینه ی جریان، به مقدار لازم اصلاح شده است. همچنین سهم جریان PTAT داخلی مدار 400 nA و سهم جریان CTAT داخلی مدار 200 nA در نظر گرفته شده است و مقدار جریان باقیمانده با استفاده از نسبت آینه جریان ترانزیستور M_4 افزایش می یابد. با توجه به رابطه های (۹-۴)، (۱۰-۴)، (۱۱-۴) و با در نظر گرفتن مقدار n برابر با ۵، که نسبت سطوح امیتر ترانزیستورهای Q_1 و Q_2 می باشد، مقادیر محاسبه شده برای R_1 و R_2 و نسبت ترانزیستورها در جدول زیر نشان داده شده است :

جدول ۴-۳ مقادیر بدست آمده برای منبع جریان مستقل از دما

R_1	104 k Ω	M_2	0.28/8
R_2	3.2 M Ω	M_3	0.28/8
M_1	0.28/8	M_4	0.22/12

۳-۱-۴-۴ منبع جریان CTAT با استفاده از V_{THP}

در بخش قبل مقدار جریان لازم از منبع جریان CTAT، به مقدار 100 nA تعیین شده که با توجه ضریب دمایی خروجی ممکن است کاهش یا افزایش پیدا کند. با توجه به شکل ۹-۴ و با فرض $V_{THP} = 0.45 \text{ V}$ و در نظر گرفتن جریان $I = 1 \mu\text{A}$ و همچنین با توجه به روابط (۴-۵)، (۴-۶) و (۴-۷) مقادیر محاسبه شده برای مقاومت و ابعاد ترانزیستورها در جدول ۴-۴ نشان داده شده است.



شکل ۹-۴ منبع جریان CTAT پیاده‌سازی شده

جدول ۴-۴ مقادیر بدست آمده برای منبع جریان CTAT


R	$6 \text{ M}\Omega$	M_3	0.22/0.2	M_6	0.22/15
M_1	0.6/0.18	M_4	0.42/0.85	M_{B1}	0.42/0.2
M_2	0.22/0.2	M_5	0.23/1.6	M_{B2}	0.22/0.44

۴-۱-۴-۴ آپ آمپ مدار منبع جریان


با توجه به شکل ۹-۴، مهم‌ترین نقش آپامپ برابر نگه‌داشتن ولتاژ سورس M_6 با درین M_1 است. به همین جهت استفاده از یک آپامپ یک طبقه ساده دارای ورودی‌های ترانزیستور PMOS با بهره‌ای در حدود ۵۰dB می‌تواند پاسخگوی ملاحظات مربوط به طراحی منبع جریان CTAT باشد. در نتیجه بهینه کردن پارامترهای مربوط به فرکانس مورد بررسی قرار نمی‌گیرد. با توجه به شکل ۴-۱۰ و برای جریان I_{tail} برابر با $2 \mu A$ ابعاد ترانزیستورهای مدار آپامپ در جدول ۴-۵ نشان داده شده است. بهره‌ی حلقه باز آپامپ نیز در شکل ۴-۱۱ نشان داده شده است که در قسمت (الف) بهره به ازای دمای اتاق و در قسمت (ب) بهره به ازای تغییر دما از $0^\circ C$ تا $100^\circ C$ است. همانطور که در شکل ملاحظه می‌شود بهره‌ی فرکانس پایین این تقویت کننده ۵۶dB و فرکانس بهره‌ی واحد آن ۱۲MHz می‌باشد.

جدول ۴-۵ مقادیر مدار آپامپ منبع جریان CTAT با V_{THp}

$M_{n1\&2}$	1.54/20	M_{B1}	0.26/10
$M_{p1\&2}$	18.9/8	M_{B2}	0.28/0.8
M_{tail}	1.05/0.18		




شکل ۴-۱۰ آپامپ استفاده شده در ساختار پیشنهادی نخست




شکل ۴-۱۱ بهره آپامپ (الف) در دمای 27°C ، (ب) تغییر بهره به ازای تغییر دما از 0°C تا 100°C

۴-۱-۴-۵ نتیجه‌ی شبیه‌سازی


به دنبال طراحی و شبیه‌سازی مدارهای منبع جریان مستقل از دما، منبع جریان CTAT و آپامپ و تامین جریان با ضریب دمایی CTAT برای نوسان‌ساز، تغییرات فرکانس نوسان‌ساز حلقوی از $24/3\%$ در حالت جبران‌سازی نشده به میزان $1/31\%$ در حالت جبران‌سازی شده کاهش پیدا کرد. به عبارتی دیگر ضریب حرارتی نوسان‌ساز حلقوی زیرآستانه در حالت جبران‌سازی نشده به میزان $2430\text{ ppm}/^{\circ}\text{C}$ بود، که به مقدار $131\text{ ppm}/^{\circ}\text{C}$ بهبود یافته است. همچنین توان کل مصرفی مدار به اندازه $33\mu\text{W}$ می‌باشد. در شکل ۴-۱۲ منحنی تغییرات فرکانس نوسان‌ساز حلقوی جبران‌سازی شده نسبت به دما نشان داده شده است. همچنین شکل سیگنال خروجی نوسان‌ساز حلقوی در دمای اتاق در شکل ۴-۱۳ و شماتیک مدار پیشنهادی شامل تمام بخش‌هایی که توضیح داده شد، در شکل ۴-۱۴ نشان داده شده است.



شکل ۴-۱۲ منحنی مشخصه‌ی فرکانس نوسان‌ساز حلقوی جبران‌سازی شده در ساختار پیشنهادی نخست



شکل ۴-۱۳ شکل موج سیگنال خروجی نوسان‌ساز حلقوی در دمای ۲۷ °C



شکل ۴-۱۴ مدار کلی شبیه‌سازی شده برای جریان‌سازی نوسان‌ساز حلقوی در ساختار پیشنهادی نخست

۴-۲ ساختار پیشنهادی دوم : نوسان‌ساز حلقوی پیشنهادی جبران‌سازی شده

توسط منبع جریان CTAT مبتنی بر V_{BE}

مشابه ساختار نخست، طبق مدل مفهومی ارائه شده، جهت جبران‌سازی نوسان‌ساز حلقوی از ترکیب دو منبع جریان مستقل از دما و منبع جریان CTAT استفاده شده است. جریان نهایی نوسان‌ساز جریانی با ضریب حرارتی منفی است که به ازای آن تغییرات فرکانس نوسان‌ساز در بازه دمایی مورد نظر کاهش یافته و به صفر نزدیک می‌شود. در این مرحله از مدار شکل ۴-۶ به عنوان تامین‌کننده‌ی جریان CTAT بهره گرفته شده است که در آن برای تولید جریان با ضریب حرارتی منفی از ولتاژ بیس-امیتر ترانزیستورهای BJT استفاده می‌شود. به همراه منبع جریان CTAT، منبع جریان مستقل از دمایی مشابه ساختار پیشنهادی نخست که در شکل ۴-۷ نشان داده شده نیز به کار گرفته شده است. در این قسمت هم جبران‌سازی دمایی برای یک نوسان‌ساز حلقوی متشکل از پنج طبقه وارون‌کننده‌ی تک‌سر

با فرکانس ۱ MHz و جریان ۸۰۰ nA انجام شده است. در ادامه، جزییات مربوط به نحوه طراحی بخش‌های مختلف این ساختار و جبران‌سازی دمایی جریان نوسان‌ساز و نتایج به دست آمده ارائه خواهد شد.

۴-۲-۴-۱ ضریب حرارتی جریان جبران‌سازی شده برای نوسان‌ساز حلقوی ساختار دوم

در این ساختار، منبع جریان مستقل از دمای استفاده شده همانند ساختار نخست است و عبارت-های (۹-۴)، (۱۰-۴) و (۱۱-۴) روابط جریان‌ها را نشان داده و جریان خروجی منبع جریان مستقل از دما از رابطه‌های (۱۲-۴) و (۱۳-۴) قابل دستیابی است. با مشتق گرفتن از رابطه‌ی (۱۳-۴) نسبت به دما وابستگی دمایی جریان خروجی منبع جریان مستقل از دما مشابه رابطه‌ی (۱۴-۴) به این صورت است:

$$\frac{\partial I_{\text{ref}}}{\partial T} = \frac{\ln(n)}{R_1} \frac{\partial V_T}{\partial T} + \frac{1}{R_2} \frac{\partial V_{BE3}}{\partial T} = \left[\frac{k \cdot \ln(n)}{q \cdot R_1} + \frac{1}{R_2} (-2.2) \right] \frac{(W/L)_4}{(W/L)_3} \quad (17-4)$$

منبع جریان CTAT مورد استفاده در این ساختار که از ولتاژ بیس-امیتر برای تولید جریان استفاده می‌کند، در شکل ۶-۴ نشان داده شده است. با توجه به شکل ۶-۴ و رابطه‌ی (۸-۴)، جریان درین ترانزیستور M_2 برابر است با V_{EB}/R ، که جریان خروجی مدار را می‌توان با نسبت ابعاد ترانزیستورهای M_3 به M_2 به مقدار مورد نیاز تنظیم نمود. از آنجایی که ترکیب جریان‌های مستقل از دما و CTAT جهت جبران‌سازی به درون نوسان‌ساز حلقوی هدایت می‌شود، از رابطه‌های (۱۳-۴) و (۴-۸) می‌توان جریان کلی نوسان‌ساز را به صورت عبارت (۱۹-۴) نوشت:


$$I_{\text{ROB}} = \frac{V_{EB}}{R} + \left[\frac{\ln(n)}{R_1} V_T + \frac{V_{BE3}}{R_2} \right] \frac{(W/L)_4}{(W/L)_3} \quad (19-4)$$

تغییر دمایی جریان نوسان‌ساز حلقوی با مشتق رابطه (۱۹-۴) نسبت به دما به شکل رابطه (۲۰-۴) می‌توان نشان داد:

$$\frac{\partial I_{ROB}}{\partial T} = \frac{1}{R} \frac{\partial V_{EB}}{\partial T} + \frac{\ln(n)}{R_1} \frac{\partial V_T}{\partial T} + \frac{1}{R_2} \frac{\partial V_{BE3}}{\partial T} = \frac{1}{R} (-2.2) + \quad (20-4)$$

$$\left[\frac{k \cdot \ln(n)}{q \cdot R_1} + \frac{1}{R_2} (-2.2) \right] \frac{(W/L)_4}{(W/L)_3}$$

که جریان کلی نوسان ساز حلقوی در این ساختار پیشنهادی است. پس از طی مراحل طراحی تمام بخش‌های مدار مناسب‌ترین شیب برای جریان حاصل از تجمیع جریان‌های مستقل از دما و CTAT که به بهترین نتیجه‌ی جبران‌سازی برای نوسان ساز حلقوی منجر شده است در شکل ۴-۱۵ نشان داده شده است. مقدار شیب جریان نسبت به دما $-2.388 \times 10^{-3} \mu A/^{\circ}C$ می‌باشد.



شکل ۴-۱۵ شیب جریان جبران ساز نوسان ساز حلقوی I_{ROB} در ساختار پیشنهادی دوم

۴-۲-۲-۲ منبع جریان مستقل از دما

مشابه طراحی ساختار نخست، سهم جریان منبع جریان مستقل از دما 700 nA و سهم جریان $CTAT \text{ } 100 \text{ nA}$ در نظر گرفته شده است. محاسبات برای مقدار جریان مستقل از دما مانند قسمت قبل است و در صورت نیاز به تغییرات جزئی در اندازه‌ی جریان از تغییر نسبت آینه جریان ترانزیستورها استفاده می‌شود. جدول ۴-۶ مقادیر بدست آمده برای منبع جریان مستقل از دما را نشان می‌دهد.

جدول ۶-۴ مقادیر بدست آمده برای منبع جریان مستقل از دما

R_1	104 k Ω	M_2	0.28/8
R_2	3.2 M Ω	M_3	0.28/8
M_1	0.28/8	M_4	0.22/12

۴-۲-۴-۳ منبع جریان CTAT با استفاده از V_{BE}

برای پیاده‌سازی جریان CTAT با استفاده از V_{BE} مدار ۶-۴ طراحی و شبیه‌سازی شده است. با توجه به رابطه‌ی ۸-۴ مقدار جریان با استفاده از نسبت ابعاد ترانزیستورهای آینه‌ی جریان قابل تنظیم است. مقدار جریان در نظر گرفته شده برای جریان CTAT، 100 nA است، در نتیجه مقادیر محاسبه شده برای مقاومت و ابعاد ترانزیستورها در جدول ۷-۴ آورده شده است.

جدول ۷-۴ مقادیر محاسبه شده برای مدار منبع جریان CTAT

M_1	0.22/10	M_3	0.22/18
M_2	0.22/10	R	5.5 M Ω


۴-۲-۴-۴ آپامپ مدار منبع جریان

آپامپی که برای منبع جریان CTAT در این بخش مورد استفاده قرار گرفته است، آپامپی یک طبقه دارای ترانزیستورهای ورودی NMOS می‌باشد و در شکل ۱۶-۴ نشان داده شده است. از آنجایی مقدار ولتاژ مود مشترک ورودی در مدار منبع جریان CTAT این ساختار با ساختار پیشنهادی نخست متفاوت و کمتر می‌باشد، آپامپ طراحی شده در این ساختار از ورودی‌های NMOS بهره‌گرفته است. در نتیجه ابعاد ترانزیستورهای آپامپ متفاوت بوده و در جدول ۸-۴ نشان داده شده است. با توجه به شکل (۶-۴)، در این قسمت نیز نقش اصلی آپامپ یکسان نگه داشتن ولتاژ دو سر مقاومت (نقطه



(B) به مقدار ولتاژ بیس-امیتر ترانزیستور (نقطه A) است. در شکل ۴-۱۷ (الف) بهره آپامپ در دمای اتاق و (ب) بهره آپامپ در محدوده‌ی دمایی 0°C تا 100°C نشان داده شده است. با توجه به شکل، بهره‌ی فرکانس پایین این تقویت کننده 54dB و فرکانس بهره‌ی واحد آن 13MHz می‌باشد.

جدول ۴-۸ مقادیر مدار آپامپ منبع جریان CTAT با V_{BE}

$M_{n1\&2}$	4.4/8	M_{B1}	0.22/0.75
$M_{p1\&2}$	3.6/4	M_{B2}	0.23/4.3
M_{tail}	0.6/0.35		




شکل ۴-۱۶ آپامپ استفاده شده در ساختار پیشنهادی دوم




شکل ۴-۱۷ بهره آپامپ (الف) در دمای 27°C ، (ب) تغییر بهره به ازای تغییر دما از 0°C تا 100°C

۵-۲-۴-۴ نتیجه‌ی شبیه‌سازی


مدار کلی شامل تمام بخش‌هایی که توضیح داده شد، در شکل ۴-۱۸ نشان داده شده که در نرم‌افزار ADS شبیه‌سازی شده است. با بکارگیری ساختار ترکیبی منبع جریان CTAT با استفاده از ولتاژ V_{BE} و تجمیع این جریان با جریان خروجی منبع جریان مستقل از دما جهت جبران‌سازی دمایی نوسان‌ساز حلقوی، تغییرات فرکانس نوسان‌ساز حلقوی از $24/3\%$ در حالت جبران‌سازی نشده به میزان $1/1\%$ در حالت جبران‌سازی شده کاهش پیدا کرد. ضریب حرارتی نوسان‌ساز حلقوی زیرآستانه در حالت جبران‌سازی نشده به میزان $2430 \text{ ppm}/^\circ\text{C}$ بوده که به مقدار $117 \text{ ppm}/^\circ\text{C}$ بهبود یافت. همچنین توان کل مصرفی مدار با منبع تغذیه $1/8$ ولت، به اندازه‌ی $13/3 \mu\text{W}$ می‌باشد که با طراحی‌های جدید در این زمینه قابل مقایسه است. در شکل ۴-۱۹ سیگنال خروجی نوسان‌ساز حلقوی در دمای اتاق ($^\circ\text{C}$) (۲۷) و در شکل ۴-۲۰ منحنی تغییرات فرکانس نوسان‌ساز حلقوی با دما نشان داده شده است.



شکل ۴-۱۸ مدار کلی شبیه‌سازی شده جهت جبران‌سازی نوسان‌ساز حلقوی ساختار پیشنهادی دوم



در شکل ۴-۱۹ سیگنال خروجی نوسان ساز حلقوی در دمای 27°C




شکل ۴-۲۰ منحنی مشخصه فرکانس نوسان ساز حلقوی جبران سازی شده در ساختار پیشنهادی دوم

برای انجام یک مقایسه جامع و مشاهده نتایج در کنار یکدیگر، در شکل ۴-۲۱ تغییرات

فرکانس خروجی نوسان ساز حلقوی نسبت به دما در سه حالت جبران سازی نشده، جبران سازی با استفاده

از ساختار نخست و جبران سازی با استفاده از ساختار دوم نشان داده شده است.




شکل ۴-۲۱ مقایسه‌ی تغییرات فرکانس خروجی نوسان‌ساز در سه حالت جبران‌سازی نشده، جبران‌سازی

ساختار نخست و جبران‌سازی ساختار دوم در بازه‌ی دمایی 0°C تا 100°C

با توجه به اینکه وضعیت تغییر فرکانس خروجی نوسان‌ساز حلقوی و دو ساختار پیشنهادی در بازه‌ی دمایی 0°C تا 100°C مورد بررسی قرار گرفت، جهت بررسی دقیق‌تر رفتار دمایی نوسان‌ساز و ساختارهای جبران‌سازی، نتایج برای بازه دمایی صنعتی از -40°C تا 85°C نیز محاسبه شده است که در ادامه تبیین می‌گردد. تغییرات فرکانس خروجی نوسان‌ساز حلقوی نسبت به دما در حالت جبران‌سازی نشده به اندازه‌ی $29/6\%$ و ضریب دمایی آن برابر $2966 \text{ ppm}/^{\circ}\text{C}$ می‌باشد. در جبران‌سازی با استفاده از ساختار پیشنهادی نخست (که از ولتاژ آستانه‌ی ترانزیستور PMOS بهره گرفته است) تغییر دمایی فرکانس نوسان‌ساز برابر با $1/3\%$ و ضریب دمایی آن به مقدار $105/3 \text{ ppm}/^{\circ}\text{C}$ بدست آمده است.

برای ساختار پیشنهادی دوم (که از ولتاژ پیوند بیس-امیتر استفاده شده است) تغییر دمایی نوسان‌ساز در بازه‌ی دمایی مذکور به اندازه‌ی $2/1\%$ و ضریب دمایی برابر با $170 \text{ ppm}/^{\circ}\text{C}$ حاصل شده است. توان مصرفی در ساختار نخست برابر با $34/3 \mu\text{W}$ و در ساختار دوم به اندازه‌ی $14/4 \mu\text{W}$ بوده

است. در شکل ۴-۲۲ مشخصه‌ی فرکانس خروجی نوسان‌ساز در سه حالت جبران‌سازی نشده، جبران‌سازی ساختار نخست و جبران‌سازی ساختار دوم در این بازه‌ی دمایی نشان داده شده است.



شکل ۴-۲۲ مقایسه‌ی تغییرات فرکانس خروجی نوسان‌ساز در سه حالت جبران‌سازی نشده، جبران‌سازی ساختار نخست و جبران‌سازی ساختار دوم در بازه دمایی 40°C تا 85°C

۴-۵ مقایسه نتایج مدار پیشنهادی با پژوهش‌های قبلی

نوسان‌سازهای RC Relaxation با توجه به قابلیت مجتمع‌سازی خوب، پیاده‌سازی در ابعاد کوچک و مصرف توان پایین تحقیقات بسیاری را به خود معطوف داشته است. به دلیل حساسیت دمایی بالای این دسته از نوسان‌سازها جبران‌سازی دمایی یکی از موضوعات مهم مورد بررسی این پژوهش-هاست. از این رو در جدول ۴-۹، به مقایسه‌ی نتایج بدست آمده در این مطالعه با نتایج برخی از این تحقیقات پرداخته می‌شود.

جدول ۴-۹ مقایسه نتایج با پژوهش‌های قبلی

مراجع	[۴۶]	[۴۷]	[۴۹]	[۵۵]	[۵۶]	ساختار نخست	ساختار دوم
سال انتشار	۲۰۱۶	۲۰۱۴	۲۰۱۳	۲۰۰۹	۲۰۰۹	--	--
تکنولوژی (nm)	۱۸۰	۱۳۰	۱۳۰	۱۳۰	۳۵۰	۱۸۰	۱۸۰
حداقل V_{DD} (V)	۳	۱	۲/۵	۱/۵	۳	۱/۸	۱/۸
فرکانس نوسان ساز (MHz)	۱/۹	۱/۲	۱	۳/۲	۳۰	۱	۱
توان مصرفی (μW)	۳۹۰	۵/۸	۴۲۸	۳۸/۴	۱۸۰	۳۳	۱۳/۳
تغییر نسبت به دما (%)	۱/۱۶	$\pm 1/8$	N/A	N/A	N/A	۱/۳	۱/۱۷
ضریب دمایی ($ppm/^{\circ}C$)	۹۲/۸	۲۹۶	۱۰۸	۱۲۵	۹۰	۱۳۱	۱۱۷
بازه دمایی ($^{\circ}C$)	-۴۰-۸۵	-۴۰-۸۰	۲۵-۲۰۰	۲۰-۶۰	-۲۰-۱۰۰	۰-۱۰۰	۰-۱۰۰

همانطور که از مقایسه‌ی نتایج برمی‌آید می‌توان گفت در جبران‌سازی دمایی میان مصرف توان و ضریب دمایی فرکانس خروجی مصالحه‌ای وجود دارد. در مقایسه با [۴۶] که جبران‌سازی دمایی برای یک نوسان‌ساز حلقوی بالای آستانه با استفاده از تکنیک ترکیب دو مرجع جریان PTAT و ثابت صورت گرفته است، ملاحظه می‌شود که نتیجه‌ی این پژوهش با توجه تکنولوژی مورد استفاده $0.18\mu m$ و منبع تغذیه‌ی ۳ ولت با فرکانس $1/9$ MHz دارای توان مصرفی بالایی بوده ولی ضریب حرارتی مناسبی برابر با $92/8$ ppm/ $^{\circ}C$ دارد. در صورتی که در کار ارائه شده در این پایان‌نامه با همان تکنولوژی، توان مصرفی به طور قابل ملاحظه‌ای کاهش پیدا کرده و ضریب حرارتی نیز قابل مقایسه با آن است. در مقابل، پژوهش انجام شده در [۴۷] با توجه به ابعاد تکنولوژی استفاده شده و منبع تغذیه، توان مصرفی بسیار کمی داشته که در مقایسه با [۴۶] و ساختارهای ارائه شده در این پایان‌نامه، دارای ضریب حرارتی بالاتری است. بنابراین با توجه به تکنولوژی $0.18\mu m$ و منبع تغذیه $1/8$ ولتی، ساختارهای ارائه شده دارای توان مصرفی پایینی است و ضریب حرارتی بدست آمده نیز در مقایسه با نتایج تحقیقات انجام شده در محدوده‌ی مناسبی قرار گرفته است.

فصل پنجم

نتیجه‌گیری و پیشنهادها

۵-۱ مقدمه

پیشرفت روزافزون صنعت الکترونیک در حوزه‌ی علوم کاربردی به ویژه استفاده از تکنولوژی‌های مدرن در مهندسی پزشکی، منجر به ساخت دستگاه‌های قابل حمل و حسگرهای کاشتنی شده و پیاده‌سازی این دستگاه‌ها و حسگرها در سطوح کوچکتر امکان‌پذیر نموده است. با توسعه‌ی تکنیک‌های بی‌سیم نیز می‌توان امکانات و قابلیت‌های بیشتری در انواع این حسگرها به خصوص در نوع کاشتنی گنجانده که موجب افزایش کارایی و طول عمر و کاربری آسان‌تر گردد که این امر منجر به کاهش جراحی‌های ناشی از تعویض باتری، یا تعویض حسگر و .. خواهد شد.

نوسان‌سازهایی با مصرف توان پایین و ضریب حرارتی کم نیز بخشی جدایی‌ناپذیر از معماری RFID، انواع حسگرها و دستگاه‌ها هستند. همواره تکنیک‌های مختلفی برای بهینه کردن مصرف توان نوسان‌سازها ارائه می‌شود تا علاوه بر کاهش ابعاد آن‌ها، تاثیرپذیری فرکانس را نیز نسبت به متغیرهای مختلف کم کند و دقت آن را افزایش دهد.

۵-۲ نتیجه‌گیری

این پژوهش با هدف جبران‌سازی دمایی نوسان‌ساز حلقوی در ناحیه‌ی زیرآستانه جهت استفاده در کاربردهای کم توان و پایدار نسبت به دما انجام گرفته است. با توجه به اینکه فرکانس خروجی نوسان‌ساز حلقوی زیرآستانه با افزایش دما افزایش پیدا می‌کند (به طور مثال تغییراتی حدود ۲۵٪ در نوسان‌ساز مورد مطالعه) نیاز به جبران‌سازی دمایی لازم به نظر می‌رسد. در این پایان‌نامه این تغییرات با استفاده از ترکیب یک منبع جریان CTAT با یک منبع جریان ثابت جبران‌سازی شده و تغییرات فرکانس خروجی نوسان‌ساز کاهش یافته است. برای منبع جریان CTAT از دو پیکره‌بندی متفاوت استفاده شده است. در یک پیکره‌بندی از ضریب دمایی منفی ولتاژ آستانه ترانزیستور MOS استفاده شد و با استفاده از یک مقاومت با ضریب دمایی دقیق، جریان CTAT تولید گردید. در پیکره‌بندی دیگر

با بهره‌گیری از ضریب حرارتی منفی ولتاژ بیس-امیتر یا همان پیوند PN به روی یک مقاومت جریان CTAT ایجاد گردید. برای تولید منبع جریان ثابت نیز از ترکیب دو جریان با ضریب حرارتی مثبت و منفی استفاده شد. نتیجه‌ی بدست آمده با تحقیقات اخیر مقایسه شد که نوسان‌ساز پیشنهادی با توان مصرفی $13/3 \mu W$ و ضریب حرارتی $117 \text{ ppm}/^\circ C$ از عملکرد قابل قبولی برخوردار بود.

۳-۵ پیشنهادها

با توجه تحقیق حاضر در خصوص جبران‌سازی دمایی نوسان‌ساز حلقوی در ناحیه‌ی زیرآستانه، در کاربردهای کم‌توان حسگرهای کاشتنی، یکی دیگر از مسائل که در طراحی‌های زیرآستانه با مصرف توان بسیار کم حضور پیدا می‌کنند، جریان‌های نشتی هستند. جریان‌های نشتی با افزایش دما افزایش پیدا می‌کنند. از آنجایی که در کاربردهای کم‌توان جریان‌ها از مرتبه‌ی کوچکی است، وجود جریان نشتی در کنار یک مقدار اصلی کوچک باعث می‌شود نوسان‌ساز در برابر تغییرات دمایی عملکرد ضعیفی داشته باشد، از این رو تغییرات دمایی موجب تغییر فرکانس نوسان‌ساز خواهد شد. پیشنهاد می‌شود در کنار جبران‌سازی دمایی نوسان‌ساز حلقوی، تکنیک‌های کاهش‌دهنده‌ی جریان‌های نشتی نیز مورد استفاده قرار بگیرند.

- [١] L. S. Wong, S. Hossain, A. Ta, J. Edvinsson, D. H. Rivas, and H. Naas, "A very low-power CMOS mixed-signal IC for implantable pacemaker applications," *IEEE Journal of solid-state circuits*, vol. 39, pp. 2446-2456, 2004.
- [٢] L. Yan, P. Harpe, M. Osawa, Y. Harada, K. Tamiya, C. Van Hoof, *et al.*, "24.4 A 680nA fully integrated implantable ECG-acquisition IC with analog feature extraction," in *IEEE International Solid-State Circuits Conference Digest of Technical Papers (ISSCC)*, pp. 418-419, 2014.
- [٣] R. F. Yazicioglu, S. Kim, T. Torfs, P. Merken, and C. Van Hoof, "A 30 μ W Analog Signal Processor ASIC for biomedical signal monitoring," in *IEEE International Solid-State Circuits Conference Digest of Technical Papers (ISSCC)*, pp. 124-125, 2010.
- [٤] S. Kim, L. Yan, S. Mitra, M. Osawa, Y. Harada, K. Tamiya, *et al.*, "A 20 μ W intra-cardiac signal-processing IC with 82dB bio-impedance measurement dynamic range and analog feature extraction for ventricular fibrillation detection," in *IEEE International Solid-State Circuits Conference Digest of Technical Papers (ISSCC)*, pp. 302-303, 2013.
- [٥] M. Yip, J. L. Bohorquez, and A. P. Chandrakasan, "A 0.6 V 2.9 μ W mixed-signal front-end for ECG monitoring," in *Symposium on VLSI Circuits (VLSIC)*, pp. 66-67, 2012.
- [٦] M. J. Kik and M. A. Mitchell, "Reptile cardiology: a review of anatomy and physiology, diagnostic approaches, and clinical disease," in *Seminars in Avian and Exotic Medicine*, pp. 52-60, 2005.
- [٧] T.M. Wang, M.D. Ker, and H.T. Liao, "Design of mixed-voltage-tolerant crystal oscillator circuit in low-voltage CMOS technology," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 56, pp. 966-974, 2009.
- [٨] B. Razavi, *Design of analog CMOS integrated circuits*, Mc Growhill press, 2001.
- [٩] P. E. Allen and D. R. Holberg, *CMOS analog circuit design*: Oxford Univ. Press, 2002.
- [١٠] B. Razavi, "A study of phase noise in CMOS oscillators," *IEEE journal of Solid-State circuits*, vol. 31, pp. 331-343, 1996.
- [١١] Y.K. Tsai and L.H. Lu, "A 51.3-MHz 21.8 ppm/ $^{\circ}$ C CMOS Relaxation Oscillator With Temperature Compensation," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 64, pp. 490-494, 2017.
- [١٢] G. De Vita, F. Marraccini, and G. Iannaccone, "Low-voltage low-power CMOS oscillator with low temperature and process sensitivity," *IEEE International Symposium on in Circuits and Systems, ISCAS*, pp. 2152-2155, 2007.
- [١٣] B. Razavi, "A 2-GHz 1.6-mW phase-locked loop," *IEEE Journal of Solid-State Circuits*, vol. 32, pp. 730-735, 1997.
- [١٤] M. Alioto and G. Palumbo, "Oscillation frequency in CML and ESCL ring oscillators," *IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications*, vol. 48, pp. 210-214, 2001.

- [15] Z.Y. Huang, J.S. Chiang, W.B. Yang, and C.-H. Wang, "A new temperature independent current controlled oscillator," in *International Symposium on Intelligent Signal Processing and Communications Systems (ISPACS)*, pp. 1-4, 2011.
- [16] W.B. Yang, Z.Y. Huang, C.T. Cheng, and Y.L. Lo, "Temperature insensitive current reference for the 6.27 MHz oscillator," in *13th International Symposium on Integrated Circuits (ISIC)*, pp. 559-562, 2011.
- [17] C.H. Park, O. Kim, and B. Kim, "A 1.8-GHz self-calibrated phase-locked loop with precise I/Q matching," *IEEE Journal of Solid-State Circuits*, vol. 36, pp. 777-783, 2001.
- [18] L. Sun and T. A. Kwasniewski, "A 1.25-GHz 0.35mm² monolithic CMOS PLL based on a multiphase ring oscillator," *IEEE Journal of Solid-State Circuits*, vol. 36, pp. 910-916, 2001.
- [19] C.K. Yang, R. Farjad-Rad, and M. A. Horowitz, "A 0.5um CMOS 4.0-Gbit/s serial link transceiver with data recovery using oversampling," *IEEE Journal of Solid-State Circuits*, vol. 33, pp. 713-722, 1998.
- [20] Y. Taur and T. H. Ning, *Fundamentals of modern VLSI devices*: Cambridge university press, 2013.
- [21] J. M. Rabaey, A. P. Chandrakasan, and B. Nikolic, *Digital integrated circuits* vol. 2: Prentice hall Englewood Cliffs, 2002.
- [22] S. Docking and M. Sachdev, "A method to derive an equation for the oscillation frequency of a ring oscillator," *IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications*, vol. 50, pp. 259-264, 2003.
- [23] G. Jovanovic, M. Stojcev, and Z. Stamenkovic, "A CMOS voltage controlled ring oscillator with improved frequency stability," *Scientific Publications of the State University of Novi Pazar, Series A: Applied Mathematics, Informatics and mechanics*, vol. 2, pp. 1-9, 2010.
- [24] A. Hajimiri, S. Limotyrakis, and T. H. Lee, "Jitter and phase noise in ring oscillators," *IEEE Journal of Solid-state circuits*, vol. 34, pp. 790-804, 1999.
- [25] B. Van Zeghbroeck, "Principles of semiconductor devices," *Colorado University*, 2004.
- [26] R. J. Widlar, "New developments in IC voltage regulators," *IEEE Journal of Solid-State Circuits*, vol. 6, pp. 2-7, 1971.
- [27] K. E. Kuijk, "A precision reference voltage source," *IEEE Journal of Solid-State Circuits*, vol. 8, pp. 222-226, 1973.
- [28] G. Tzanateas, C. Salama, and Y. P. Tsvividis, "A CMOS bandgap voltage reference," *IEEE Journal of Solid-State Circuits*, vol. 14, pp. 655-657, 1979.
- [29] H. Banba, H. Shiga, A. Umezawa, T. Miyaba, T. Tanzawa, S. Atsumi, *et al.*, "A CMOS bandgap reference circuit with sub-1-V operation," *IEEE Journal of Solid-State Circuits*, vol. 34, pp. 670-674, 1999.
- [30] J.P. Colinge and C. A. Colinge, *Physics of semiconductor devices*: Springer Science & Business Media, 2005.
- [31] F. Fang, "Sub-1V supply voltage references for CMOS technology based on threshold-voltage-difference architecture," Proquest Dissertation, Edmonton Alberta University, 2006.
- [32] Z. Prijić, S. Dimitrijević, and N. Stojadinović, "Analysis of temperature dependence

- of CMOS transistors' threshold voltage," *Microelectronics Reliability*, vol. 31, pp. 33-37, 1991.
- [۳۳] I. Filanovsky and A. Allam, "Mutual compensation of mobility and threshold voltage temperature effects with applications in CMOS circuits," *IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications*, vol. 48, pp. 876-884, 2001.
- [۳۴] F. Klaassen and W. Hes, "On the temperature coefficient of the MOSFET threshold voltage," *Solid-state electronics*, vol. 29, pp. 787-789, 1986.
- [۳۵] G. Rincon Mora, "Voltage references: from diodes to precision high-order bandgap circuits," *IEEE Press*, 2002.
- [۳۶] F. Maloberti, *Analog design for CMOS VLSI systems* vol. 646: Springer Science & Business Media, 2006.
- [۳۷] P. R. Gray, P. J. Hurst, R. G. Meyer, and S. H. Lewis, *Analysis and design of analog integrated circuits*: John Wiley & Sons, 2008.
- [۳۸] L. S. Wong, S. Hossain, and A. Walker, "Leakage current cancellation technique for low power switched-capacitor circuits," in *international symposium on Low power electronics and design*, pp. 310-315, 2001.
- [۳۹] G. Gupta and R. Mehra, "MOSFET sub-threshold current reduction by varying substrate doping," in *International Conference on Advanced Communication Control and Computing Technologies (ICACCCT)*, pp. 551-554, 2014.
- [۴۰] L. Ge, "CMOS Bandgap reference," Proquest Dissertation, Dalhousie University Nova Scotia, pp. 201-203, 2004.
- [۴۱] W. T. Harrison, J. A. Connelly, and R. Stair, "An improved current-mode CMOS voltage reference," in *Southwest Symposium on Mixed-Signal Design, SSMSD*, pp. 23-27, 2001.
- [۴۲] D. A. Johns and K. Martin, *Analog integrated circuit design*: John Wiley & Sons, 2008.
- [۴۳] I. Filanovsky, "Input-Free V_{TP} and-V_{TN} Extractor Circuits Realized on the Same Chip," *Analog Integrated Circuits and Signal Processing*, vol. 19, pp. 151-157, 1999.
- [۴۴] A. Lahiri and A. Tiwari, "A 140 μ A 34ppm/ $^{\circ}$ C 30MHz Clock Oscillator in 28nm CMOS Bulk Process," in *International Conference VLSI Design and International Conference on Embedded Systems (VLSID)*, pp. 173-178, 2013.
- [۴۵] K. Sundaresan, P. E. Allen, and F. Ayazi, "Process and temperature compensation in a 7-MHz CMOS clock oscillator," *IEEE Journal of Solid-State Circuits*, vol. 41, pp. 433-442, 2006.
- [۴۶] S. Zhang, A. Li, Y. Han, L. Jie, X. Han, and R. C. Cheung, "Temperature compensation technique for ring oscillators with tail current," *IEEE Electronics Letters*, vol. 52, pp. 1108-1110, 2016.
- [۴۷] K.K. Huang and D. D. Wentzloff, "A 1.2-MHz 5.8 μ W Temperature-Compensated Relaxation Oscillator in 130-nm CMOS," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 61, pp. 334-338, 2014.
- [۴۸] Y. Ni, "Low-power cmos relaxation oscillator design with an on-chip circuit for combined temperature-compensated reference voltage and current generation," Proquest Dissertation, Northeastern University, 2013.
- [۴۹] N. Sadeghi, A. Sharif-Bakhtiar, and S. Mirabbasi, "A 0.007mm² ,108 ppm/ $^{\circ}$ C

- 1-MHz Relaxation Oscillator for High-Temperature Applications up to 180° C in 0.13 μ m CMOS," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 60, pp. 1692-1701, 2013.
- [⁵⁰] Y.H. Chiang and S.I. Liu, "A submicrowatt 1.1-MHz CMOS relaxation oscillator with temperature compensation," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 60, pp. 837-841, 2013.
- [⁵¹] H. Hwang, B. Jo, S. Park, S.W. Kim, C.H. Jeong, and J. Moon, "A 13.56 MHz CMOS ring oscillator for wireless power transfer receiver system," in *IEEE Region 10 Conference TENCN*, pp. 1-4, 2014.
- [⁵²] Y. Wang, P. K. Chan, and K. H. Li, "A compact cmos ring oscillator with temperature and supply compensation for sensor applications," in *IEEE Computer Society Annual Symposium on VLSI (ISVLSI)*, pp. 267-272, 2014.
- [⁵³] A. P. Brokaw, "A simple three-terminal IC bandgap reference," *IEEE Journal of Solid-State Circuits*, vol. 9, pp. 388-393, 1974.
- [⁵⁴] G. De Vita and G. Iannaccone, "Ultra-low-power series voltage regulator for passive RFID transponders with subthreshold logic," *Electronics letters*, vol. 42, pp. 1350-1351, 2006.
- [⁵⁵] K. Choe, O. D. Bernal, D. Nuttman, and M. Je, "A precision relaxation oscillator with a self-clocked offset-cancellation scheme for implantable biomedical SoCs," in *IEEE International Solid-State Circuits Conference-Digest of Technical Papers ISSCC*, pp. 402-403, 2009.
- [⁵⁶] K. Ueno, T. Asai, and Y. Amemiya, "A 30-MHz, 90-ppm/° C fully-integrated clock reference generator with frequency-locked loop," in *Proceedings of ESSCIRC'09.*, pp. 392-395, 2009.

Abstract:

To achieve goals such as power consumption reduction, the possibility of low-level integration and the ability to use implantable sensors in the body, use of LC oscillators because of high power consumption and crystalline ones due to the impossibility of integration are not appropriate options. For this reason, in this thesis, a ring oscillator including five inverters with transistors in the sub-threshold region has been investigated.

Since the output frequency of this oscillator in the sub-threshold region increases with increasing temperature and has a temperature coefficient of $2430 \text{ ppm}/^\circ\text{C}$, it requires temperature compensation. This high temperature coefficient can affect the performance of overall system, so it does need to utilize a compensation technique. In this thesis two CTAT current references have been simulated in $0.18\mu\text{m}$ CMOS technology to reduce output frequency changes versus temperature. A method of generating a negative temperature coefficient is to apply the base-emitter voltage of a bipolar transistor on a resistor and another method of producing it is to use the negative temperature coefficient of the threshold voltage of the PMOS transistor. In the proposed circuit, the obtained CTAT current from both methods along with a constant temperature coefficient of a temperature independent current reference supplied the ring oscillator.

The temperature coefficient of output frequency of the proposed oscillator in the structure utilized by the base-emitter voltage is about $117 \text{ ppm}/^\circ\text{C}$ for 0°C to 100°C and the total power consumption is $13.3\mu\text{W}$. The temperature coefficient of output frequency of the proposed oscillator in the structure utilized by the threshold voltage is about $131.7 \text{ ppm}/^\circ\text{C}$ for 0°C to 100°C and the total power consumption is $33 \mu\text{W}$.

Keywords: ring oscillator, thermal compensation, CTAT current reference, band-gap voltage reference.



Shahrood University of technology

Faculty of Electrical Engineering and Robatic

M.Sc. Thesis in Electronic Integrated Circuits Engineering

Thermal Compensation of RC Oscillator Using Voltage Bandgap Reference

Elham Sadeghi

Supervisor:

Dr. Emad Ebrahimi

September 2017